# Dépôts Verilog, page 10 [Accueil](https://repo.masters-masters.com/) › [Langages](https://repo.masters-masters.com/languages) › [Verilog](https://repo.masters-masters.com/languages/verilog) Les 427 dépôts Verilog open source de RepoMasters, du plus étoilé au moins étoilé : étoiles GitHub, rang et carte à collectionner de chacun. Page 10 sur 15 ## Dépôts Verilog, page 10 427 dépôts Verilog au catalogue, du plus étoilé au moins étoilé. - [ejrh/cpu · ★ 155 · Verilog · Prototype](https://repo.masters-masters.com/repos/ejrh/cpu) - [ataradov/riscv · ★ 155 · Verilog · Prototype](https://repo.masters-masters.com/repos/ataradov/riscv) - [lnis-uofu/SOFA · ★ 155 · Verilog · Prototype](https://repo.masters-masters.com/repos/lnis-uofu/SOFA) - [danshanley/FPU · ★ 154 · Verilog · Prototype](https://repo.masters-masters.com/repos/danshanley/FPU) - [CMU-SAFARI/SoftMC · ★ 154 · Verilog · Prototype](https://repo.masters-masters.com/repos/CMU-SAFARI/SoftMC) - [tomverbeure/panologic-g2 · ★ 154 · Verilog · Prototype](https://repo.masters-masters.com/repos/tomverbeure/panologic-g2) - [Favorsiki/SecSHA3 · ★ 154 · Verilog · Prototype](https://repo.masters-masters.com/repos/Favorsiki/SecSHA3) - [alangarf/apple-one · ★ 153 · Verilog · Prototype](https://repo.masters-masters.com/repos/alangarf/apple-one) - [jasonlin316/RISC-V-CPU · ★ 153 · Verilog · Prototype](https://repo.masters-masters.com/repos/jasonlin316/RISC-V-CPU) - [wuxx/icesugar-nano · ★ 153 · Verilog · Prototype](https://repo.masters-masters.com/repos/wuxx/icesugar-nano) - [NYU-MLDA/OpenABC · ★ 153 · Verilog · Prototype](https://repo.masters-masters.com/repos/NYU-MLDA/OpenABC) - [WangXuan95/FPGA-MPEG2-encoder · ★ 153 · Verilog · Prototype](https://repo.masters-masters.com/repos/WangXuan95/FPGA-MPEG2-encoder) - [hguq/HG-PIPE · ★ 153 · Verilog · Prototype](https://repo.masters-masters.com/repos/hguq/HG-PIPE) - [bunny965/yolov5-fpga-hardware-acceleration · ★ 152 · Verilog · Prototype](https://repo.masters-masters.com/repos/bunny965/yolov5-fpga-hardware-acceleration) - [CutestPanda/Opensoc · ★ 152 · Verilog · Prototype](https://repo.masters-masters.com/repos/CutestPanda/Opensoc) - [freecores/verilog\_fixed\_point\_math\_library · ★ 151 · Verilog · Prototype](https://repo.masters-masters.com/repos/freecores/verilog_fixed_point_math_library) - [chipsalliance/aib-phy-hardware · ★ 151 · Verilog · Prototype](https://repo.masters-masters.com/repos/chipsalliance/aib-phy-hardware) - [SocialistDalao/UltraMIPS\_NSCSCC · ★ 151 · Verilog · Prototype](https://repo.masters-masters.com/repos/SocialistDalao/UltraMIPS_NSCSCC) - [lucky-wfw/ARM\_AMBA\_Design · ★ 150 · Verilog · Prototype](https://repo.masters-masters.com/repos/lucky-wfw/ARM_AMBA_Design) - [WangXuan95/FPGA-NFC · ★ 149 · Verilog · Prototype](https://repo.masters-masters.com/repos/WangXuan95/FPGA-NFC) - [michaelehab/AES-Verilog · ★ 149 · Verilog · Prototype](https://repo.masters-masters.com/repos/michaelehab/AES-Verilog) - [peilin-chen/Zhulong-RISCV-CPU · ★ 148 · Verilog · Prototype](https://repo.masters-masters.com/repos/peilin-chen/Zhulong-RISCV-CPU) - [geohot/gpunoob · ★ 148 · Verilog · Prototype](https://repo.masters-masters.com/repos/geohot/gpunoob) - [openpower-cores/a2o · ★ 147 · Verilog · Prototype](https://repo.masters-masters.com/repos/openpower-cores/a2o) - [neelkshah/MIPS-Processor · ★ 146 · Verilog · Prototype](https://repo.masters-masters.com/repos/neelkshah/MIPS-Processor) - [davidthings/tinyfpga\_bx\_usbserial · ★ 146 · Verilog · Prototype](https://repo.masters-masters.com/repos/davidthings/tinyfpga_bx_usbserial) - [ljgibbslf/SM3\_core · ★ 146 · Verilog · Prototype](https://repo.masters-masters.com/repos/ljgibbslf/SM3_core) - [diaoenmao/FPGA-CNN · ★ 145 · Verilog · Prototype](https://repo.masters-masters.com/repos/diaoenmao/FPGA-CNN) - [icebreaker-fpga/icebreaker-workshop · ★ 145 · Verilog · Prototype](https://repo.masters-masters.com/repos/icebreaker-fpga/icebreaker-workshop) - [aquaxis/IPCORE · ★ 144 · Verilog · Prototype](https://repo.masters-masters.com/repos/aquaxis/IPCORE) ## Page 10 sur 15 - [Page précédente](https://repo.masters-masters.com/languages/verilog?page=9) - [Page suivante](https://repo.masters-masters.com/languages/verilog?page=11) --- Données : GitHub