# Dépôts Verilog, page 12 [Accueil](https://repo.masters-masters.com/) › [Langages](https://repo.masters-masters.com/languages) › [Verilog](https://repo.masters-masters.com/languages/verilog) Les 427 dépôts Verilog open source de RepoMasters, du plus étoilé au moins étoilé : étoiles GitHub, rang et carte à collectionner de chacun. Page 12 sur 15 ## Dépôts Verilog, page 12 427 dépôts Verilog au catalogue, du plus étoilé au moins étoilé. - [kooscode/srgh-matrix-trinity · ★ 131 · Verilog · Prototype](https://repo.masters-masters.com/repos/kooscode/srgh-matrix-trinity) - [freecores/dma\_axi · ★ 130 · Verilog · Prototype](https://repo.masters-masters.com/repos/freecores/dma_axi) - [Herooyyy/Free-DMA-Firmware-pcileech · ★ 130 · Verilog · Prototype](https://repo.masters-masters.com/repos/Herooyyy/Free-DMA-Firmware-pcileech) - [maltanar/fpga-tidbits · ★ 129 · Verilog · Prototype](https://repo.masters-masters.com/repos/maltanar/fpga-tidbits) - [opengateware/openFPGA-Genesis · ★ 129 · Verilog · Prototype](https://repo.masters-masters.com/repos/opengateware/openFPGA-Genesis) - [jamieiles/oldland-cpu · ★ 128 · Verilog · Prototype](https://repo.masters-masters.com/repos/jamieiles/oldland-cpu) - [cliffordwolf/PonyLink · ★ 128 · Verilog · Prototype](https://repo.masters-masters.com/repos/cliffordwolf/PonyLink) - [PulseRain/Reindeer · ★ 128 · Verilog · Prototype](https://repo.masters-masters.com/repos/PulseRain/Reindeer) - [esa-tu-darmstadt/tapasco · ★ 128 · Verilog · Prototype](https://repo.masters-masters.com/repos/esa-tu-darmstadt/tapasco) - [BerkeleyLab/Bedrock · ★ 128 · Verilog · Prototype](https://repo.masters-masters.com/repos/BerkeleyLab/Bedrock) - [jjejdhhd/License-Plate-Recognition-FPGA · ★ 128 · Verilog · Prototype](https://repo.masters-masters.com/repos/jjejdhhd/License-Plate-Recognition-FPGA) - [nand2mario/486tang · ★ 128 · Verilog · Prototype](https://repo.masters-masters.com/repos/nand2mario/486tang) - [arasi15/CNN-Accelerator-Implementation-based-on-Eyerissv2 · ★ 127 · Verilog · Prototype](https://repo.masters-masters.com/repos/arasi15/CNN-Accelerator-Implementation-based-on-Eyerissv2) - [thomasrussellmurphy/stx\_cookbook · ★ 126 · Verilog · Prototype](https://repo.masters-masters.com/repos/thomasrussellmurphy/stx_cookbook) - [markusC64/1541ultimate2 · ★ 126 · Verilog · Prototype](https://repo.masters-masters.com/repos/markusC64/1541ultimate2) - [gupta409/Processor-UVM-Verification · ★ 126 · Verilog · Prototype](https://repo.masters-masters.com/repos/gupta409/Processor-UVM-Verification) - [will127534/RaspberryPiAtomicNixieClock · ★ 126 · Verilog · Prototype](https://repo.masters-masters.com/repos/will127534/RaspberryPiAtomicNixieClock) - [wuzeyou/Multiplier16X16 · ★ 125 · Verilog · Prototype](https://repo.masters-masters.com/repos/wuzeyou/Multiplier16X16) - [openrisc/orpsoc-cores · ★ 125 · Verilog · Prototype](https://repo.masters-masters.com/repos/openrisc/orpsoc-cores) - [Lichee-Pi/Tang\_FPGA\_Examples · ★ 125 · Verilog · Prototype](https://repo.masters-masters.com/repos/Lichee-Pi/Tang_FPGA_Examples) - [erihsu/INT\_FP\_MAC · ★ 125 · Verilog · Prototype](https://repo.masters-masters.com/repos/erihsu/INT_FP_MAC) - [lac-dcc/chimera · ★ 125 · Verilog · Prototype](https://repo.masters-masters.com/repos/lac-dcc/chimera) - [nxbyte/Verilog-Projects · ★ 124 · Verilog · Prototype](https://repo.masters-masters.com/repos/nxbyte/Verilog-Projects) - [azonenberg/antikernel · ★ 124 · Verilog · Prototype](https://repo.masters-masters.com/repos/azonenberg/antikernel) - [nand2mario/z486\_MiSTer · ★ 124 · Verilog · Prototype](https://repo.masters-masters.com/repos/nand2mario/z486_MiSTer) - [ZipCPU/dpll · ★ 123 · Verilog · Prototype](https://repo.masters-masters.com/repos/ZipCPU/dpll) - [hi631/tang-nano-9K · ★ 123 · Verilog · Prototype](https://repo.masters-masters.com/repos/hi631/tang-nano-9K) - [NTU-LaDS-II/FAN\_ATPG · ★ 123 · Verilog · Prototype](https://repo.masters-masters.com/repos/NTU-LaDS-II/FAN_ATPG) - [andkorzh/PPU-LITE · ★ 123 · Verilog · Prototype](https://repo.masters-masters.com/repos/andkorzh/PPU-LITE) - [ModRetro/oss-chromatic-console-fpga · ★ 122 · Verilog · Prototype](https://repo.masters-masters.com/repos/ModRetro/oss-chromatic-console-fpga) ## Page 12 sur 15 - [Page précédente](https://repo.masters-masters.com/languages/verilog?page=11) - [Page suivante](https://repo.masters-masters.com/languages/verilog?page=13) --- Données : GitHub