# Dépôts Verilog, page 13 [Accueil](https://repo.masters-masters.com/) › [Langages](https://repo.masters-masters.com/languages) › [Verilog](https://repo.masters-masters.com/languages/verilog) Les 427 dépôts Verilog open source de RepoMasters, du plus étoilé au moins étoilé : étoiles GitHub, rang et carte à collectionner de chacun. Page 13 sur 15 ## Dépôts Verilog, page 13 427 dépôts Verilog au catalogue, du plus étoilé au moins étoilé. - [hell03end/verilog-uart · ★ 121 · Verilog · Prototype](https://repo.masters-masters.com/repos/hell03end/verilog-uart) - [osresearch/pixel-wrangler · ★ 120 · Verilog · Prototype](https://repo.masters-masters.com/repos/osresearch/pixel-wrangler) - [Floatkyun/Ultra-Vision · ★ 120 · Verilog · Prototype](https://repo.masters-masters.com/repos/Floatkyun/Ultra-Vision) - [pongsagon/tt\_um\_pongsagon\_tinygpu\_v2 · ★ 120 · Verilog · Prototype](https://repo.masters-masters.com/repos/pongsagon/tt_um_pongsagon_tinygpu_v2) - [gt-synergy-lab/SIGMA · ★ 119 · Verilog · Prototype](https://repo.masters-masters.com/repos/gt-synergy-lab/SIGMA) - [spacemen3/PDP-1 · ★ 119 · Verilog · Prototype](https://repo.masters-masters.com/repos/spacemen3/PDP-1) - [Ummidichandrika/100-Days-of-RTL · ★ 119 · Verilog · Prototype](https://repo.masters-masters.com/repos/Ummidichandrika/100-Days-of-RTL) - [WangXuan95/FPGA-HDMI · ★ 119 · Verilog · Prototype](https://repo.masters-masters.com/repos/WangXuan95/FPGA-HDMI) - [freecores/8051 · ★ 118 · Verilog · Prototype](https://repo.masters-masters.com/repos/freecores/8051) - [alexforencich/verilog-cam · ★ 118 · Verilog · Prototype](https://repo.masters-masters.com/repos/alexforencich/verilog-cam) - [tomverbeure/rt · ★ 118 · Verilog · Prototype](https://repo.masters-masters.com/repos/tomverbeure/rt) - [z4yx/NaiveMIPS-HDL · ★ 117 · Verilog · Prototype](https://repo.masters-masters.com/repos/z4yx/NaiveMIPS-HDL) - [nesl/ice40\_examples · ★ 116 · Verilog · Prototype](https://repo.masters-masters.com/repos/nesl/ice40_examples) - [brabect1/sta\_basics\_course · ★ 116 · Verilog · Prototype](https://repo.masters-masters.com/repos/brabect1/sta_basics_course) - [lnis-uofu/LSOracle · ★ 115 · Verilog · Prototype](https://repo.masters-masters.com/repos/lnis-uofu/LSOracle) - [aptx1231/BUAA\_CO · ★ 115 · Verilog · Prototype](https://repo.masters-masters.com/repos/aptx1231/BUAA_CO) - [cjhonlyone/NandFlashController · ★ 115 · Verilog · Prototype](https://repo.masters-masters.com/repos/cjhonlyone/NandFlashController) - [WilsonChen003/HDLGen · ★ 115 · Verilog · Prototype](https://repo.masters-masters.com/repos/WilsonChen003/HDLGen) - [Misaka-N/TJCS-SingleCircleCPU31 · ★ 115 · Verilog · Prototype](https://repo.masters-masters.com/repos/Misaka-N/TJCS-SingleCircleCPU31) - [steveicarus/ivtest · ★ 114 · Verilog · Prototype](https://repo.masters-masters.com/repos/steveicarus/ivtest) - [charcole/NeoGeoHDMI · ★ 114 · Verilog · Prototype](https://repo.masters-masters.com/repos/charcole/NeoGeoHDMI) - [cebarnes/cordic · ★ 113 · Verilog · Prototype](https://repo.masters-masters.com/repos/cebarnes/cordic) - [MIPSfpga/mipsfpga-plus · ★ 113 · Verilog · Prototype](https://repo.masters-masters.com/repos/MIPSfpga/mipsfpga-plus) - [nxbyte/ARM-LEGv8 · ★ 113 · Verilog · Prototype](https://repo.masters-masters.com/repos/nxbyte/ARM-LEGv8) - [ispras/hdl-benchmarks · ★ 113 · Verilog · Prototype](https://repo.masters-masters.com/repos/ispras/hdl-benchmarks) - [lucysrausch/colorlight-led-cube · ★ 113 · Verilog · Prototype](https://repo.masters-masters.com/repos/lucysrausch/colorlight-led-cube) - [enjoy-digital/daisho · ★ 112 · Verilog · Prototype](https://repo.masters-masters.com/repos/enjoy-digital/daisho) - [RISC-KC/basic\_rv32s · ★ 112 · Verilog · Prototype](https://repo.masters-masters.com/repos/RISC-KC/basic_rv32s) - [myriadrf/LimeSDR-USB\_GW · ★ 111 · Verilog · Prototype](https://repo.masters-masters.com/repos/myriadrf/LimeSDR-USB_GW) - [JulianKemmerer/PipelineC-Graphics · ★ 110 · Verilog · Prototype](https://repo.masters-masters.com/repos/JulianKemmerer/PipelineC-Graphics) ## Page 13 sur 15 - [Page précédente](https://repo.masters-masters.com/languages/verilog?page=12) - [Page suivante](https://repo.masters-masters.com/languages/verilog?page=14) --- Données : GitHub