# Dépôts Verilog, page 3 [Accueil](https://repo.masters-masters.com/) › [Langages](https://repo.masters-masters.com/languages) › [Verilog](https://repo.masters-masters.com/languages/verilog) Les 427 dépôts Verilog open source de RepoMasters, du plus étoilé au moins étoilé : étoiles GitHub, rang et carte à collectionner de chacun. Page 3 sur 15 ## Dépôts Verilog, page 3 427 dépôts Verilog au catalogue, du plus étoilé au moins étoilé. - [alexforencich/verilog-uart · ★ 591 · Verilog · Alpha](https://repo.masters-masters.com/repos/alexforencich/verilog-uart) - [schlae/graphics-gremlin · ★ 582 · Verilog · Alpha](https://repo.masters-masters.com/repos/schlae/graphics-gremlin) - [quanzaihh/Neural-Network-Accelerator · ★ 582 · Verilog · Alpha](https://repo.masters-masters.com/repos/quanzaihh/Neural-Network-Accelerator) - [abdelazeem201/ASIC-Design-Roadmap · ★ 578 · Verilog · Alpha](https://repo.masters-masters.com/repos/abdelazeem201/ASIC-Design-Roadmap) - [google/CFU-Playground · ★ 571 · Verilog · Alpha](https://repo.masters-masters.com/repos/google/CFU-Playground) - [adki/AMBA\_AXI\_AHB\_APB · ★ 562 · Verilog · Alpha](https://repo.masters-masters.com/repos/adki/AMBA_AXI_AHB_APB) - [zephray/VerilogBoy · ★ 550 · Verilog · Alpha](https://repo.masters-masters.com/repos/zephray/VerilogBoy) - [vicharak-in/shrike · ★ 536 · Verilog · Alpha](https://repo.masters-masters.com/repos/vicharak-in/shrike) - [danfoisy/vdatp · ★ 524 · Verilog · Alpha](https://repo.masters-masters.com/repos/danfoisy/vdatp) - [MoonbaseOtago/vroom · ★ 523 · Verilog · Alpha](https://repo.masters-masters.com/repos/MoonbaseOtago/vroom) - [AngeloJacobo/UberDDR3 · ★ 498 · Verilog · Alpha](https://repo.masters-masters.com/repos/AngeloJacobo/UberDDR3) - [hunterlew/convolution\_network\_on\_FPGA · ★ 488 · Verilog · Alpha](https://repo.masters-masters.com/repos/hunterlew/convolution_network_on_FPGA) - [jhshi/openofdm · ★ 484 · Verilog · Alpha](https://repo.masters-masters.com/repos/jhshi/openofdm) - [secworks/aes · ★ 471 · Verilog · Alpha](https://repo.masters-masters.com/repos/secworks/aes) - [T-K-233/RISC-V-Single-Cycle-CPU · ★ 466 · Verilog · Alpha](https://repo.masters-masters.com/repos/T-K-233/RISC-V-Single-Cycle-CPU) - [wuxx/icesugar · ★ 463 · Verilog · Alpha](https://repo.masters-masters.com/repos/wuxx/icesugar) - [nand2mario/nestang · ★ 460 · Verilog · Alpha](https://repo.masters-masters.com/repos/nand2mario/nestang) - [IBM/AccDNN · ★ 452 · Verilog · Alpha](https://repo.masters-masters.com/repos/IBM/AccDNN) - [ZipCPU/sdspi · ★ 425 · Verilog · Alpha](https://repo.masters-masters.com/repos/ZipCPU/sdspi) - [XUANTIE-RV/openc906 · ★ 425 · Verilog · Alpha](https://repo.masters-masters.com/repos/XUANTIE-RV/openc906) - [efabless/caravel · ★ 419 · Verilog · Alpha](https://repo.masters-masters.com/repos/efabless/caravel) - [osresearch/spispy · ★ 416 · Verilog · Alpha](https://repo.masters-masters.com/repos/osresearch/spispy) - [Nitcloud/Digital-IDE · ★ 403 · Verilog · Alpha](https://repo.masters-masters.com/repos/Nitcloud/Digital-IDE) - [NetFPGA/netfpga · ★ 397 · Verilog · Alpha](https://repo.masters-masters.com/repos/NetFPGA/netfpga) - [secworks/sha256 · ★ 394 · Verilog · Alpha](https://repo.masters-masters.com/repos/secworks/sha256) - [LeiWang1999/ZYNQ-NVDLA · ★ 394 · Verilog · Alpha](https://repo.masters-masters.com/repos/LeiWang1999/ZYNQ-NVDLA) - [Evensgn/RISC-V-CPU · ★ 392 · Verilog · Alpha](https://repo.masters-masters.com/repos/Evensgn/RISC-V-CPU) - [Arlet/verilog-6502 · ★ 391 · Verilog · Alpha](https://repo.masters-masters.com/repos/Arlet/verilog-6502) - [stffrdhrn/sdram-controller · ★ 389 · Verilog · Alpha](https://repo.masters-masters.com/repos/stffrdhrn/sdram-controller) - [ridecore/ridecore · ★ 387 · Verilog · Alpha](https://repo.masters-masters.com/repos/ridecore/ridecore) ## Page 3 sur 15 - [Page précédente](https://repo.masters-masters.com/languages/verilog?page=2) - [Page suivante](https://repo.masters-masters.com/languages/verilog?page=4) --- Données : GitHub