# Dépôts Verilog, page 4 [Accueil](https://repo.masters-masters.com/) › [Langages](https://repo.masters-masters.com/languages) › [Verilog](https://repo.masters-masters.com/languages/verilog) Les 427 dépôts Verilog open source de RepoMasters, du plus étoilé au moins étoilé : étoiles GitHub, rang et carte à collectionner de chacun. Page 4 sur 15 ## Dépôts Verilog, page 4 427 dépôts Verilog au catalogue, du plus étoilé au moins étoilé. - [pulp-platform/cheshire · ★ 385 · Verilog · Alpha](https://repo.masters-masters.com/repos/pulp-platform/cheshire) - [abdelazeem201/Systolic-array-implementation-in-RTL-for-TPU · ★ 384 · Verilog · Alpha](https://repo.masters-masters.com/repos/abdelazeem201/Systolic-array-implementation-in-RTL-for-TPU) - [viduraakalanka/HDL-Bits-Solutions · ★ 379 · Verilog · Alpha](https://repo.masters-masters.com/repos/viduraakalanka/HDL-Bits-Solutions) - [nandland/nandland · ★ 377 · Verilog · Alpha](https://repo.masters-masters.com/repos/nandland/nandland) - [suisuisi/FPGAandCNN · ★ 375 · Verilog · Alpha](https://repo.masters-masters.com/repos/suisuisi/FPGAandCNN) - [MiSTer-devel/ao486\_MiSTer · ★ 374 · Verilog · Alpha](https://repo.masters-masters.com/repos/MiSTer-devel/ao486_MiSTer) - [wuxx/Colorlight-FPGA-Projects · ★ 372 · Verilog · Alpha](https://repo.masters-masters.com/repos/wuxx/Colorlight-FPGA-Projects) - [WangXuan95/FPGA-ftdi245fifo · ★ 363 · Verilog · Alpha](https://repo.masters-masters.com/repos/WangXuan95/FPGA-ftdi245fifo) - [WangXuan95/FPGA-CAN · ★ 363 · Verilog · Alpha](https://repo.masters-masters.com/repos/WangXuan95/FPGA-CAN) - [TILOS-AI-Institute/MacroPlacement · ★ 358 · Verilog · Alpha](https://repo.masters-masters.com/repos/TILOS-AI-Institute/MacroPlacement) - [16SalomonArs/Pcileech-DMA-NVMe-VMD · ★ 358 · Verilog · Alpha](https://repo.masters-masters.com/repos/16SalomonArs/Pcileech-DMA-NVMe-VMD) - [FPGAwars/icezum · ★ 357 · Verilog · Alpha](https://repo.masters-masters.com/repos/FPGAwars/icezum) - [ZipCPU/wbuart32 · ★ 356 · Verilog · Alpha](https://repo.masters-masters.com/repos/ZipCPU/wbuart32) - [WangXuan95/FPGA-UART · ★ 354 · Verilog · Alpha](https://repo.masters-masters.com/repos/WangXuan95/FPGA-UART) - [WangXuan95/FPGA-SDcard-Reader · ★ 351 · Verilog · Alpha](https://repo.masters-masters.com/repos/WangXuan95/FPGA-SDcard-Reader) - [WangXuan95/FPGA-JPEG-LS-encoder · ★ 347 · Verilog · Alpha](https://repo.masters-masters.com/repos/WangXuan95/FPGA-JPEG-LS-encoder) - [marmolejo/zet · ★ 345 · Verilog · Alpha](https://repo.masters-masters.com/repos/marmolejo/zet) - [jotego/jtcores · ★ 345 · Verilog · Alpha](https://repo.masters-masters.com/repos/jotego/jtcores) - [bluespec/Piccolo · ★ 343 · Verilog · Alpha](https://repo.masters-masters.com/repos/bluespec/Piccolo) - [chipsalliance/VeeRwolf · ★ 343 · Verilog · Alpha](https://repo.masters-masters.com/repos/chipsalliance/VeeRwolf) - [cxdzyq1110/NPU\_on\_FPGA · ★ 338 · Verilog · Alpha](https://repo.masters-masters.com/repos/cxdzyq1110/NPU_on_FPGA) - [janestreet/asic-puzzle-2026 · ★ 338 · Verilog · Alpha](https://repo.masters-masters.com/repos/janestreet/asic-puzzle-2026) - [samitbasu/rhdl · ★ 330 · Verilog · Alpha](https://repo.masters-masters.com/repos/samitbasu/rhdl) - [openecos-projects/icsprout55-pdk · ★ 329 · Verilog · Alpha](https://repo.masters-masters.com/repos/openecos-projects/icsprout55-pdk) - [openasic-org/xkISP · ★ 325 · Verilog · Alpha](https://repo.masters-masters.com/repos/openasic-org/xkISP) - [lawrie/fpga\_pio · ★ 323 · Verilog · Alpha](https://repo.masters-masters.com/repos/lawrie/fpga_pio) - [JOKOSAHS/DMA-Pcileech · ★ 322 · Verilog · Alpha](https://repo.masters-masters.com/repos/JOKOSAHS/DMA-Pcileech) - [vipinkmenon/neuralNetwork · ★ 321 · Verilog · Alpha](https://repo.masters-masters.com/repos/vipinkmenon/neuralNetwork) - [giulioz/rdpiano · ★ 321 · Verilog · Alpha](https://repo.masters-masters.com/repos/giulioz/rdpiano) - [nukeykt/Nuked-MD-FPGA · ★ 317 · Verilog · Alpha](https://repo.masters-masters.com/repos/nukeykt/Nuked-MD-FPGA) ## Page 4 sur 15 - [Page précédente](https://repo.masters-masters.com/languages/verilog?page=3) - [Page suivante](https://repo.masters-masters.com/languages/verilog?page=5) --- Données : GitHub