# Dépôts de chipsalliance [Accueil](https://repo.masters-masters.com/) › [chipsalliance](https://repo.masters-masters.com/owners/chipsalliance) Les 29 dépôts GitHub publics de chipsalliance, du plus étoilé au moins étoilé : étoiles, langage et rang de chaque carte RepoMasters. ## Dépôts de chipsalliance 29 dépôts publics de chipsalliance au catalogue, du plus étoilé au moins étoilé. - [chipsalliance/chisel · ★ 4 826 · Scala · RC](https://repo.masters-masters.com/repos/chipsalliance/chisel) - [chipsalliance/rocket-chip · ★ 3 895 · Scala · RC](https://repo.masters-masters.com/repos/chipsalliance/rocket-chip) - [chipsalliance/verible · ★ 1 974 · C++ · Bêta](https://repo.masters-masters.com/repos/chipsalliance/verible) - [chipsalliance/riscv-dv · ★ 1 375 · Python · Bêta](https://repo.masters-masters.com/repos/chipsalliance/riscv-dv) - [chipsalliance/Cores-VeeR-EH1 · ★ 971 · SystemVerilog · Bêta](https://repo.masters-masters.com/repos/chipsalliance/Cores-VeeR-EH1) - [chipsalliance/firrtl · ★ 748 · Scala · Bêta](https://repo.masters-masters.com/repos/chipsalliance/firrtl) - [chipsalliance/chisel-template · ★ 709 · Shell · Bêta](https://repo.masters-masters.com/repos/chipsalliance/chisel-template) - [chipsalliance/Caliptra · ★ 485 · Alpha](https://repo.masters-masters.com/repos/chipsalliance/Caliptra) - [chipsalliance/Surelog · ★ 476 · C++ · Alpha](https://repo.masters-masters.com/repos/chipsalliance/Surelog) - [chipsalliance/f4pga · ★ 453 · Python · Alpha](https://repo.masters-masters.com/repos/chipsalliance/f4pga) - [chipsalliance/sv-tests · ★ 406 · SystemVerilog · Alpha](https://repo.masters-masters.com/repos/chipsalliance/sv-tests) - [chipsalliance/Cores-VeeR-EL2 · ★ 349 · SystemVerilog · Alpha](https://repo.masters-masters.com/repos/chipsalliance/Cores-VeeR-EL2) - [chipsalliance/VeeRwolf · ★ 343 · Verilog · Alpha](https://repo.masters-masters.com/repos/chipsalliance/VeeRwolf) - [chipsalliance/t1 · ★ 325 · Scala · Alpha](https://repo.masters-masters.com/repos/chipsalliance/t1) - [chipsalliance/f4pga-examples · ★ 290 · Verilog · Alpha](https://repo.masters-masters.com/repos/chipsalliance/f4pga-examples) - [chipsalliance/Cores-VeeR-EH2 · ★ 283 · SystemVerilog · Alpha](https://repo.masters-masters.com/repos/chipsalliance/Cores-VeeR-EH2) - [chipsalliance/UHDM · ★ 269 · C++ · Alpha](https://repo.masters-masters.com/repos/chipsalliance/UHDM) - [chipsalliance/dromajo · ★ 244 · C++ · Prototype](https://repo.masters-masters.com/repos/chipsalliance/dromajo) - [chipsalliance/synlig · ★ 237 · Verilog · Prototype](https://repo.masters-masters.com/repos/chipsalliance/synlig) - [chipsalliance/silicon-notebooks · ★ 178 · Jupyter Notebook · Prototype](https://repo.masters-masters.com/repos/chipsalliance/silicon-notebooks) - [chipsalliance/caliptra-sw · ★ 172 · Rust · Prototype](https://repo.masters-masters.com/repos/chipsalliance/caliptra-sw) - [chipsalliance/caliptra-rtl · ★ 160 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/chipsalliance/caliptra-rtl) - [chipsalliance/VeeR-ISS · ★ 158 · C++ · Prototype](https://repo.masters-masters.com/repos/chipsalliance/VeeR-ISS) - [chipsalliance/treadle · ★ 157 · Scala · Prototype](https://repo.masters-masters.com/repos/chipsalliance/treadle) - [chipsalliance/aib-phy-hardware · ★ 151 · Verilog · Prototype](https://repo.masters-masters.com/repos/chipsalliance/aib-phy-hardware) - [chipsalliance/uvm-verilator · ★ 143 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/chipsalliance/uvm-verilator) - [chipsalliance/riscv-vector-tests · ★ 118 · Go · Prototype](https://repo.masters-masters.com/repos/chipsalliance/riscv-vector-tests) - [chipsalliance/fpga-tool-perf · ★ 108 · Python · Prototype](https://repo.masters-masters.com/repos/chipsalliance/fpga-tool-perf) - [chipsalliance/fasm · ★ 103 · Python · Prototype](https://repo.masters-masters.com/repos/chipsalliance/fasm) ## Voir chipsalliance sur GitHub - [https://github.com/chipsalliance](https://github.com/chipsalliance) --- Données : GitHub