# Arlet/verilog-6502

<https://repo.masters-masters.com/repos/Arlet/verilog-6502>

[Accueil](https://repo.masters-masters.com/) › [Arlet](https://repo.masters-masters.com/owners/Arlet) › [verilog-6502](https://repo.masters-masters.com/repos/Arlet/verilog-6502)

Arlet/verilog-6502, dépôt open source à 391 étoiles sur GitHub. Carte Alpha de RepoMasters. A Verilog HDL model of the MOS 6502 CPU Langage : Verilog.

| Champ | Valeur |
| --- | --- |
| Propriétaire | [Arlet](https://repo.masters-masters.com/owners/Arlet) |
| Étoiles | 391 |
| Forks | 108 |
| Langage | [Verilog](https://repo.masters-masters.com/languages/verilog) |
| Licence | Aucune |
| Création | 2011 |
| Rang | [Alpha (250 à 699 ★)](https://repo.masters-masters.com/ranks/b_movie) |
| Voir sur GitHub | [Arlet/verilog-6502](https://github.com/Arlet/verilog-6502) |

## Fiche du dépôt

A Verilog HDL model of the MOS 6502 CPU

Rang des dépôts qui ont 250 à 699 ★ sur GitHub. Probabilité publiée par carte tirée : 20 %. Rareté : Peu commune.

## D’autres dépôts Verilog

- [secworks/sha256 · ★ 394 · Verilog · Alpha](https://repo.masters-masters.com/repos/secworks/sha256)
- [LeiWang1999/ZYNQ-NVDLA · ★ 394 · Verilog · Alpha](https://repo.masters-masters.com/repos/LeiWang1999/ZYNQ-NVDLA)
- [Evensgn/RISC-V-CPU · ★ 392 · Verilog · Alpha](https://repo.masters-masters.com/repos/Evensgn/RISC-V-CPU)
- [stffrdhrn/sdram-controller · ★ 389 · Verilog · Alpha](https://repo.masters-masters.com/repos/stffrdhrn/sdram-controller)
- [ridecore/ridecore · ★ 387 · Verilog · Alpha](https://repo.masters-masters.com/repos/ridecore/ridecore)
- [pulp-platform/cheshire · ★ 385 · Verilog · Alpha](https://repo.masters-masters.com/repos/pulp-platform/cheshire)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.