# ConstStrings/GoWinSDR

<https://repo.masters-masters.com/repos/ConstStrings/GoWinSDR>

[Accueil](https://repo.masters-masters.com/) › [ConstStrings](https://repo.masters-masters.com/owners/ConstStrings) › [GoWinSDR](https://repo.masters-masters.com/repos/ConstStrings/GoWinSDR)

ConstStrings/GoWinSDR, dépôt open source à 163 étoiles sur GitHub. Carte Prototype de RepoMasters. 基于高云FPGA与AD9363/AD9361射频收发器，构建了一套灵活可重构的软件无线电（SDR）系统，通信核心代码纯V…

| Champ | Valeur |
| --- | --- |
| Propriétaire | [ConstStrings](https://repo.masters-masters.com/owners/ConstStrings) |
| Étoiles | 163 |
| Forks | 30 |
| Langage | [Verilog](https://repo.masters-masters.com/languages/verilog) |
| Licence | Aucune |
| Création | 2025 |
| Rang | [Prototype (100 à 249 ★)](https://repo.masters-masters.com/ranks/rush) |
| Voir sur GitHub | [ConstStrings/GoWinSDR](https://github.com/ConstStrings/GoWinSDR) |

## Fiche du dépôt

基于高云FPGA与AD9363/AD9361射频收发器，构建了一套灵活可重构的软件无线电（SDR）系统，通信核心代码纯Verilog实现。软硬件全开源，高速基带处理部署于FPGA，交互业务部署于Python上位机，通过千兆以太网交互，实现了QPSK等多种实时通信与动态参数配置 Based on the Gowin FPGA and AD9363/AD9361 RF transceiver, a flexible and reconfigurable Software Defined Radio (SDR) system has been built, with the communicati…

Rang des dépôts qui ont 100 à 249 ★ sur GitHub. Probabilité publiée par carte tirée : 70 %. Rareté : Commune.

## D’autres dépôts Verilog

- [mhyousefi/MIPS-pipeline-processor · ★ 165 · Verilog · Prototype](https://repo.masters-masters.com/repos/mhyousefi/MIPS-pipeline-processor)
- [drandyhaas/Haasoscope · ★ 165 · Verilog · Prototype](https://repo.masters-masters.com/repos/drandyhaas/Haasoscope)
- [regymm/quasiSoC · ★ 165 · Verilog · Prototype](https://repo.masters-masters.com/repos/regymm/quasiSoC)
- [icebreaker-fpga/icebreaker-verilog-examples · ★ 162 · Verilog · Prototype](https://repo.masters-masters.com/repos/icebreaker-fpga/icebreaker-verilog-examples)
- [leo47007/TPU-Tensor-Processing-Unit · ★ 162 · Verilog · Prototype](https://repo.masters-masters.com/repos/leo47007/TPU-Tensor-Processing-Unit)
- [WangXuan95/FPGA-Gzip-compressor · ★ 162 · Verilog · Prototype](https://repo.masters-masters.com/repos/WangXuan95/FPGA-Gzip-compressor)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.