# CutestPanda/Opensoc

<https://repo.masters-masters.com/repos/CutestPanda/Opensoc>

[Accueil](https://repo.masters-masters.com/) › [CutestPanda](https://repo.masters-masters.com/owners/CutestPanda) › [Opensoc](https://repo.masters-masters.com/repos/CutestPanda/Opensoc)

CutestPanda/Opensoc, dépôt open source à 152 étoiles sur GitHub. Carte Prototype de RepoMasters. 包含了SOC设计中的通用IP，如外设、总线结构、基础、验证等 Langage : Verilog.

| Champ | Valeur |
| --- | --- |
| Propriétaire | [CutestPanda](https://repo.masters-masters.com/owners/CutestPanda) |
| Étoiles | 152 |
| Forks | 15 |
| Langage | [Verilog](https://repo.masters-masters.com/languages/verilog) |
| Licence | MIT |
| Création | 2024 |
| Rang | [Prototype (100 à 249 ★)](https://repo.masters-masters.com/ranks/rush) |
| Voir sur GitHub | [CutestPanda/Opensoc](https://github.com/CutestPanda/Opensoc) |

## Fiche du dépôt

包含了SOC设计中的通用IP，如外设、总线结构、基础、验证等

Rang des dépôts qui ont 100 à 249 ★ sur GitHub. Probabilité publiée par carte tirée : 70 %. Rareté : Commune.

## D’autres dépôts Verilog

- [WangXuan95/FPGA-MPEG2-encoder · ★ 153 · Verilog · Prototype](https://repo.masters-masters.com/repos/WangXuan95/FPGA-MPEG2-encoder)
- [hguq/HG-PIPE · ★ 153 · Verilog · Prototype](https://repo.masters-masters.com/repos/hguq/HG-PIPE)
- [bunny965/yolov5-fpga-hardware-acceleration · ★ 152 · Verilog · Prototype](https://repo.masters-masters.com/repos/bunny965/yolov5-fpga-hardware-acceleration)
- [freecores/verilog\_fixed\_point\_math\_library · ★ 151 · Verilog · Prototype](https://repo.masters-masters.com/repos/freecores/verilog_fixed_point_math_library)
- [chipsalliance/aib-phy-hardware · ★ 151 · Verilog · Prototype](https://repo.masters-masters.com/repos/chipsalliance/aib-phy-hardware)
- [SocialistDalao/UltraMIPS\_NSCSCC · ★ 151 · Verilog · Prototype](https://repo.masters-masters.com/repos/SocialistDalao/UltraMIPS_NSCSCC)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.