# Daniel-GGB/My-Digital-IC-Library

<https://repo.masters-masters.com/repos/Daniel-GGB/My-Digital-IC-Library>

[Accueil](https://repo.masters-masters.com/) › [Daniel-GGB](https://repo.masters-masters.com/owners/Daniel-GGB) › [My-Digital-IC-Library](https://repo.masters-masters.com/repos/Daniel-GGB/My-Digital-IC-Library)

Daniel-GGB/My-Digital-IC-Library, dépôt open source à 134 étoiles sur GitHub. Carte Prototype de RepoMasters. 我的数字IC厂库：Verilog HDL; System Vreilog; UVM…

| Champ | Valeur |
| --- | --- |
| Propriétaire | [Daniel-GGB](https://repo.masters-masters.com/owners/Daniel-GGB) |
| Étoiles | 134 |
| Forks | 26 |
| Langage | [Verilog](https://repo.masters-masters.com/languages/verilog) |
| Licence | Aucune |
| Création | 2021 |
| Rang | [Prototype (100 à 249 ★)](https://repo.masters-masters.com/ranks/rush) |
| Voir sur GitHub | [Daniel-GGB/My-Digital-IC-Library](https://github.com/Daniel-GGB/My-Digital-IC-Library) |

## Fiche du dépôt

我的数字IC厂库：Verilog HDL; System Vreilog; UVM; ModelSim; Quartus II;

Rang des dépôts qui ont 100 à 249 ★ sur GitHub. Probabilité publiée par carte tirée : 70 %. Rareté : Commune.

## D’autres dépôts Verilog

- [ekb0412/100DaysofRTL · ★ 135 · Verilog · Prototype](https://repo.masters-masters.com/repos/ekb0412/100DaysofRTL)
- [airin711/Verilog-caches · ★ 134 · Verilog · Prototype](https://repo.masters-masters.com/repos/airin711/Verilog-caches)
- [AugustinJose1221/FPGA-Build · ★ 134 · Verilog · Prototype](https://repo.masters-masters.com/repos/AugustinJose1221/FPGA-Build)
- [robinhedwards/UltimateCart · ★ 133 · Verilog · Prototype](https://repo.masters-masters.com/repos/robinhedwards/UltimateCart)
- [ZipCPU/openarty · ★ 133 · Verilog · Prototype](https://repo.masters-masters.com/repos/ZipCPU/openarty)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.