# Digital-EDA/Digital-IDE

<https://repo.masters-masters.com/repos/Digital-EDA/Digital-IDE>

[Accueil](https://repo.masters-masters.com/) › [Digital-EDA](https://repo.masters-masters.com/owners/Digital-EDA) › [Digital-IDE](https://repo.masters-masters.com/repos/Digital-EDA/Digital-IDE)

Digital-EDA/Digital-IDE, dépôt open source à 1 191 étoiles sur GitHub. Carte Bêta de RepoMasters. All in one vscode plugin for HDL development

| Champ | Valeur |
| --- | --- |
| Propriétaire | [Digital-EDA](https://repo.masters-masters.com/owners/Digital-EDA) |
| Étoiles | 1 191 |
| Forks | 71 |
| Langage | [Verilog](https://repo.masters-masters.com/languages/verilog) |
| Licence | MIT |
| Création | 2023 |
| Rang | [Bêta (700 à 1 999 ★)](https://repo.masters-masters.com/ranks/box_office) |
| Voir sur GitHub | [Digital-EDA/Digital-IDE](https://github.com/Digital-EDA/Digital-IDE) |

## Fiche du dépôt

All in one vscode plugin for HDL development

Rang des dépôts qui ont 700 à 1 999 ★ sur GitHub. Probabilité publiée par carte tirée : 6 %. Rareté : Rare.

## D’autres dépôts Verilog

- [tiny-tpu-v2/tiny-tpu · ★ 1 413 · Verilog · Bêta](https://repo.masters-masters.com/repos/tiny-tpu-v2/tiny-tpu)
- [ultraembedded/biriscv · ★ 1 329 · Verilog · Bêta](https://repo.masters-masters.com/repos/ultraembedded/biriscv)
- [EttusResearch/uhd · ★ 1 296 · Verilog · Bêta](https://repo.masters-masters.com/repos/EttusResearch/uhd)
- [circuitvalley/USB\_C\_Industrial\_Camera\_FPGA\_USB3 · ★ 1 170 · Verilog · Bêta](https://repo.masters-masters.com/repos/circuitvalley/USB_C_Industrial_Camera_FPGA_USB3)
- [lnis-uofu/OpenFPGA · ★ 1 166 · Verilog · Bêta](https://repo.masters-masters.com/repos/lnis-uofu/OpenFPGA)
- [Wren6991/Hazard3 · ★ 1 131 · Verilog · Bêta](https://repo.masters-masters.com/repos/Wren6991/Hazard3)

---
Données : GitHub · Illustration : image publique du projet, pixelisée par RepoMasters.