# Herooyyy/Free-DMA-Firmware-pcileech

<https://repo.masters-masters.com/repos/Herooyyy/Free-DMA-Firmware-pcileech>

[Accueil](https://repo.masters-masters.com/) › [Herooyyy](https://repo.masters-masters.com/owners/Herooyyy) › [Free-DMA-Firmware-pcileech](https://repo.masters-masters.com/repos/Herooyyy/Free-DMA-Firmware-pcileech)

Herooyyy/Free-DMA-Firmware-pcileech, dépôt open source à 130 étoiles sur GitHub. Carte Prototype de RepoMasters. Free DMA Firmware.Bypass VGK/FAC and MSI-X…

| Champ | Valeur |
| --- | --- |
| Propriétaire | [Herooyyy](https://repo.masters-masters.com/owners/Herooyyy) |
| Étoiles | 130 |
| Forks | 28 |
| Langage | [Verilog](https://repo.masters-masters.com/languages/verilog) |
| Licence | MIT |
| Création | 2025 |
| Rang | [Prototype (100 à 249 ★)](https://repo.masters-masters.com/ranks/rush) |
| Voir sur GitHub | [Herooyyy/Free-DMA-Firmware-pcileech](https://github.com/Herooyyy/Free-DMA-Firmware-pcileech) |

## Fiche du dépôt

Free DMA Firmware.Bypass VGK/FAC and MSI-X interrupt

Rang des dépôts qui ont 100 à 249 ★ sur GitHub. Probabilité publiée par carte tirée : 70 %. Rareté : Commune.

## D’autres dépôts Verilog

- [Trinkle23897/mips32-cpu · ★ 131 · Verilog · Prototype](https://repo.masters-masters.com/repos/Trinkle23897/mips32-cpu)
- [kooscode/srgh-matrix-trinity · ★ 131 · Verilog · Prototype](https://repo.masters-masters.com/repos/kooscode/srgh-matrix-trinity)
- [freecores/dma\_axi · ★ 130 · Verilog · Prototype](https://repo.masters-masters.com/repos/freecores/dma_axi)
- [maltanar/fpga-tidbits · ★ 129 · Verilog · Prototype](https://repo.masters-masters.com/repos/maltanar/fpga-tidbits)
- [opengateware/openFPGA-Genesis · ★ 129 · Verilog · Prototype](https://repo.masters-masters.com/repos/opengateware/openFPGA-Genesis)
- [jamieiles/oldland-cpu · ★ 128 · Verilog · Prototype](https://repo.masters-masters.com/repos/jamieiles/oldland-cpu)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.