# IBM/AccDNN

<https://repo.masters-masters.com/repos/IBM/AccDNN>

[Accueil](https://repo.masters-masters.com/) › [IBM](https://repo.masters-masters.com/owners/IBM) › [AccDNN](https://repo.masters-masters.com/repos/IBM/AccDNN)

IBM/AccDNN, dépôt open source à 452 étoiles sur GitHub. Carte Alpha de RepoMasters. A compiler from AI model to RTL (Verilog) accelerator in FPGA hardware…

| Champ | Valeur |
| --- | --- |
| Propriétaire | [IBM](https://repo.masters-masters.com/owners/IBM) |
| Étoiles | 452 |
| Forks | 103 |
| Langage | [Verilog](https://repo.masters-masters.com/languages/verilog) |
| Licence | Apache-2.0 |
| Création | 2019 |
| Rang | [Alpha (250 à 699 ★)](https://repo.masters-masters.com/ranks/b_movie) |
| Voir sur GitHub | [IBM/AccDNN](https://github.com/IBM/AccDNN) |

## Fiche du dépôt

A compiler from AI model to RTL (Verilog) accelerator in FPGA hardware with auto design space exploration.

Archivé : ce dépôt n’évolue plus

Rang des dépôts qui ont 250 à 699 ★ sur GitHub. Probabilité publiée par carte tirée : 20 %. Rareté : Peu commune.

## Autres dépôts de IBM

- [IBM/sarama · ★ 12 523 · Go · Stable](https://repo.masters-masters.com/repos/IBM/sarama)
- [IBM/plex · ★ 11 742 · CSS · Stable](https://repo.masters-masters.com/repos/IBM/plex)
- [IBM/mcp-context-forge · ★ 4 743 · Python · RC](https://repo.masters-masters.com/repos/IBM/mcp-context-forge)
- [IBM/AssetOpsBench · ★ 2 409 · Python · RC](https://repo.masters-masters.com/repos/IBM/AssetOpsBench)
- [IBM/css-gridish · ★ 2 216 · CSS · RC](https://repo.masters-masters.com/repos/IBM/css-gridish)
- [IBM/fp-go · ★ 2 034 · Go · RC](https://repo.masters-masters.com/repos/IBM/fp-go)

## D’autres dépôts Verilog

- [T-K-233/RISC-V-Single-Cycle-CPU · ★ 466 · Verilog · Alpha](https://repo.masters-masters.com/repos/T-K-233/RISC-V-Single-Cycle-CPU)
- [wuxx/icesugar · ★ 463 · Verilog · Alpha](https://repo.masters-masters.com/repos/wuxx/icesugar)
- [nand2mario/nestang · ★ 459 · Verilog · Alpha](https://repo.masters-masters.com/repos/nand2mario/nestang)
- [ZipCPU/sdspi · ★ 425 · Verilog · Alpha](https://repo.masters-masters.com/repos/ZipCPU/sdspi)
- [XUANTIE-RV/openc906 · ★ 425 · Verilog · Alpha](https://repo.masters-masters.com/repos/XUANTIE-RV/openc906)
- [efabless/caravel · ★ 417 · Verilog · Alpha](https://repo.masters-masters.com/repos/efabless/caravel)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.