# MiSTer-devel/Gameboy\_MiSTer

<https://repo.masters-masters.com/repos/MiSTer-devel/Gameboy_MiSTer>

[Accueil](https://repo.masters-masters.com/) › [MiSTer-devel](https://repo.masters-masters.com/owners/MiSTer-devel) › [Gameboy\_MiSTer](https://repo.masters-masters.com/repos/MiSTer-devel/Gameboy_MiSTer)

MiSTer-devel/Gameboy\_MiSTer, dépôt open source à 140 étoiles sur GitHub. Carte Prototype de RepoMasters. Gameboy for MiSTer Langage : Verilog.

| Champ | Valeur |
| --- | --- |
| Propriétaire | [MiSTer-devel](https://repo.masters-masters.com/owners/MiSTer-devel) |
| Étoiles | 140 |
| Forks | 64 |
| Langage | [Verilog](https://repo.masters-masters.com/languages/verilog) |
| Licence | Aucune |
| Création | 2017 |
| Rang | [Prototype (100 à 249 ★)](https://repo.masters-masters.com/ranks/rush) |
| Voir sur GitHub | [MiSTer-devel/Gameboy\_MiSTer](https://github.com/MiSTer-devel/Gameboy_MiSTer) |

## Fiche du dépôt

Gameboy for MiSTer

Rang des dépôts qui ont 100 à 249 ★ sur GitHub. Probabilité publiée par carte tirée : 70 %. Rareté : Commune.

## Autres dépôts de MiSTer-devel

- [MiSTer-devel/Main\_MiSTer · ★ 3 307 · C++ · RC](https://repo.masters-masters.com/repos/MiSTer-devel/Main_MiSTer)
- [MiSTer-devel/mr-fusion · ★ 391 · Shell · Alpha](https://repo.masters-masters.com/repos/MiSTer-devel/mr-fusion)
- [MiSTer-devel/ao486\_MiSTer · ★ 374 · Verilog · Alpha](https://repo.masters-masters.com/repos/MiSTer-devel/ao486_MiSTer)
- [MiSTer-devel/Hardware\_MiSTer · ★ 300 · HTML · Alpha](https://repo.masters-masters.com/repos/MiSTer-devel/Hardware_MiSTer)
- [MiSTer-devel/PSX\_MiSTer · ★ 277 · VHDL · Alpha](https://repo.masters-masters.com/repos/MiSTer-devel/PSX_MiSTer)
- [MiSTer-devel/SNES\_MiSTer · ★ 247 · VHDL · Prototype](https://repo.masters-masters.com/repos/MiSTer-devel/SNES_MiSTer)

## D’autres dépôts Verilog

- [RongyeL/EasyAXI · ★ 141 · Verilog · Prototype](https://repo.masters-masters.com/repos/RongyeL/EasyAXI)
- [WangXuan95/FPGA-SDfake · ★ 140 · Verilog · Prototype](https://repo.masters-masters.com/repos/WangXuan95/FPGA-SDfake)
- [HDLForBeginners/Examples · ★ 140 · Verilog · Prototype](https://repo.masters-masters.com/repos/HDLForBeginners/Examples)
- [russdill/bch\_verilog · ★ 139 · Verilog · Prototype](https://repo.masters-masters.com/repos/russdill/bch_verilog)
- [AngeloJacobo/RISC-V · ★ 139 · Verilog · Prototype](https://repo.masters-masters.com/repos/AngeloJacobo/RISC-V)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.