# NVlabs/verilog-eval

<https://repo.masters-masters.com/repos/NVlabs/verilog-eval>

[Accueil](https://repo.masters-masters.com/) › [NVlabs](https://repo.masters-masters.com/owners/NVlabs) › [verilog-eval](https://repo.masters-masters.com/repos/NVlabs/verilog-eval)

NVlabs/verilog-eval, dépôt open source à 491 étoiles sur GitHub. Carte Alpha de RepoMasters. Verilog evaluation benchmark for large language model

| Champ | Valeur |
| --- | --- |
| Propriétaire | [NVlabs](https://repo.masters-masters.com/owners/NVlabs) |
| Étoiles | 491 |
| Forks | 102 |
| Langage | [SystemVerilog](https://repo.masters-masters.com/languages/systemverilog) |
| Licence | Aucune |
| Création | 2023 |
| Rang | [Alpha (250 à 699 ★)](https://repo.masters-masters.com/ranks/b_movie) |
| Voir sur GitHub | [NVlabs/verilog-eval](https://github.com/NVlabs/verilog-eval) |

## Fiche du dépôt

Verilog evaluation benchmark for large language model

Rang des dépôts qui ont 250 à 699 ★ sur GitHub. Probabilité publiée par carte tirée : 20 %. Rareté : Peu commune.

## Autres dépôts de NVlabs

- [NVlabs/instant-ngp · ★ 17 585 · Cuda · Stable](https://repo.masters-masters.com/repos/NVlabs/instant-ngp)
- [NVlabs/stylegan · ★ 14 409 · Python · Stable](https://repo.masters-masters.com/repos/NVlabs/stylegan)
- [NVlabs/stylegan2 · ★ 11 183 · Python · Stable](https://repo.masters-masters.com/repos/NVlabs/stylegan2)
- [NVlabs/Sana · ★ 9 764 · Python · Stable](https://repo.masters-masters.com/repos/NVlabs/Sana)
- [NVlabs/SPADE · ★ 7 718 · Python · Stable](https://repo.masters-masters.com/repos/NVlabs/SPADE)
- [NVlabs/stylegan3 · ★ 6 947 · Python · Stable](https://repo.masters-masters.com/repos/NVlabs/stylegan3)

## D’autres dépôts SystemVerilog

- [pulp-platform/pulp · ★ 573 · SystemVerilog · Alpha](https://repo.masters-masters.com/repos/pulp-platform/pulp)
- [pulp-platform/pulpissimo · ★ 504 · SystemVerilog · Alpha](https://repo.masters-masters.com/repos/pulp-platform/pulpissimo)
- [dpretet/async\_fifo · ★ 498 · SystemVerilog · Alpha](https://repo.masters-masters.com/repos/dpretet/async_fifo)
- [baochip/baochip-1x · ★ 486 · SystemVerilog · Alpha](https://repo.masters-masters.com/repos/baochip/baochip-1x)
- [taichi-ishitani/tvip-axi · ★ 484 · SystemVerilog · Alpha](https://repo.masters-masters.com/repos/taichi-ishitani/tvip-axi)
- [VerificationExcellence/SystemVerilogReference · ★ 473 · SystemVerilog · Alpha](https://repo.masters-masters.com/repos/VerificationExcellence/SystemVerilogReference)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.