# OPAE/intel-fpga-bbb

<https://repo.masters-masters.com/repos/OPAE/intel-fpga-bbb>

[Accueil](https://repo.masters-masters.com/) › [OPAE](https://repo.masters-masters.com/owners/OPAE) › [intel-fpga-bbb](https://repo.masters-masters.com/repos/OPAE/intel-fpga-bbb)

OPAE/intel-fpga-bbb, dépôt open source à 104 étoiles sur GitHub. Carte Prototype de RepoMasters. Basic Building Blocks (BBB) for OPAE-managed Intel FPGAs

| Champ | Valeur |
| --- | --- |
| Propriétaire | [OPAE](https://repo.masters-masters.com/owners/OPAE) |
| Étoiles | 104 |
| Forks | 34 |
| Langage | [SystemVerilog](https://repo.masters-masters.com/languages/systemverilog) |
| Licence | Aucune |
| Création | 2017 |
| Rang | [Prototype (100 à 249 ★)](https://repo.masters-masters.com/ranks/rush) |
| Voir sur GitHub | [OPAE/intel-fpga-bbb](https://github.com/OPAE/intel-fpga-bbb) |

## Fiche du dépôt

Basic Building Blocks (BBB) for OPAE-managed Intel FPGAs

Rang des dépôts qui ont 100 à 249 ★ sur GitHub. Probabilité publiée par carte tirée : 70 %. Rareté : Commune.

## D’autres dépôts SystemVerilog

- [chili-chips-ba/openCologne · ★ 108 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/chili-chips-ba/openCologne)
- [seabeam/yuu\_ahb · ★ 106 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/seabeam/yuu_ahb)
- [gundy/tiny-synth · ★ 105 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/gundy/tiny-synth)
- [YosysHQ/nerv · ★ 103 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/YosysHQ/nerv)
- [pulp-platform/tech\_cells\_generic · ★ 102 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/pulp-platform/tech_cells_generic)
- [chili-chips-ba/openeye-CamSI · ★ 102 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/chili-chips-ba/openeye-CamSI)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.