# Obijuan/RISC-V-FPGA

<https://repo.masters-masters.com/repos/Obijuan/RISC-V-FPGA>

[Accueil](https://repo.masters-masters.com/) › [Obijuan](https://repo.masters-masters.com/owners/Obijuan) › [RISC-V-FPGA](https://repo.masters-masters.com/repos/Obijuan/RISC-V-FPGA)

Obijuan/RISC-V-FPGA, dépôt open source à 108 étoiles sur GitHub. Carte Prototype de RepoMasters. RISC-V CPU for OpenFPGAs, in Icestudio Langage : Assembly.

| Champ | Valeur |
| --- | --- |
| Propriétaire | [Obijuan](https://repo.masters-masters.com/owners/Obijuan) |
| Étoiles | 108 |
| Forks | 15 |
| Langage | [Assembly](https://repo.masters-masters.com/languages/assembly) |
| Licence | GPL-3.0 |
| Création | 2019 |
| Rang | [Prototype (100 à 249 ★)](https://repo.masters-masters.com/ranks/rush) |
| Voir sur GitHub | [Obijuan/RISC-V-FPGA](https://github.com/Obijuan/RISC-V-FPGA) |

## Fiche du dépôt

RISC-V CPU for OpenFPGAs, in Icestudio

Rang des dépôts qui ont 100 à 249 ★ sur GitHub. Probabilité publiée par carte tirée : 70 %. Rareté : Commune.

## Autres dépôts de Obijuan

- [Obijuan/open-fpga-verilog-tutorial · ★ 871 · Verilog · Bêta](https://repo.masters-masters.com/repos/Obijuan/open-fpga-verilog-tutorial)
- [Obijuan/digital-electronics-with-open-FPGAs-tutorial · ★ 183 · C++ · Prototype](https://repo.masters-masters.com/repos/Obijuan/digital-electronics-with-open-FPGAs-tutorial)
- [Obijuan/obiscad · ★ 127 · OpenSCAD · Prototype](https://repo.masters-masters.com/repos/Obijuan/obiscad)

## D’autres dépôts Assembly

- [Megatokio/zasm · ★ 108 · Assembly · Prototype](https://repo.masters-masters.com/repos/Megatokio/zasm)
- [forkingachild/helloworlds · ★ 108 · Assembly · Prototype](https://repo.masters-masters.com/repos/forkingachild/helloworlds)
- [mist64/ccgmsterm · ★ 108 · Assembly · Prototype](https://repo.masters-masters.com/repos/mist64/ccgmsterm)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.