# Obijuan/open-fpga-verilog-tutorial

<https://repo.masters-masters.com/repos/Obijuan/open-fpga-verilog-tutorial>

[Accueil](https://repo.masters-masters.com/) › [Obijuan](https://repo.masters-masters.com/owners/Obijuan) › [open-fpga-verilog-tutorial](https://repo.masters-masters.com/repos/Obijuan/open-fpga-verilog-tutorial)

Obijuan/open-fpga-verilog-tutorial, dépôt open source à 871 étoiles sur GitHub. Carte Bêta de RepoMasters. Learn how to design digital systems and synthesize…

| Champ | Valeur |
| --- | --- |
| Propriétaire | [Obijuan](https://repo.masters-masters.com/owners/Obijuan) |
| Étoiles | 871 |
| Forks | 199 |
| Langage | [Verilog](https://repo.masters-masters.com/languages/verilog) |
| Licence | GPL-2.0 |
| Création | 2015 |
| Sujets | verilog, icestorm, linux, lattice, fpgawars, openfpga, fpga |
| Rang | [Bêta (700 à 1 999 ★)](https://repo.masters-masters.com/ranks/box_office) |
| Voir sur GitHub | [Obijuan/open-fpga-verilog-tutorial](https://github.com/Obijuan/open-fpga-verilog-tutorial) |

## Fiche du dépôt

Learn how to design digital systems and synthesize them into an FPGA using only opensource tools

Rang des dépôts qui ont 700 à 1 999 ★ sur GitHub. Probabilité publiée par carte tirée : 6 %. Rareté : Rare.

## Autres dépôts de Obijuan

- [Obijuan/digital-electronics-with-open-FPGAs-tutorial · ★ 183 · C++ · Prototype](https://repo.masters-masters.com/repos/Obijuan/digital-electronics-with-open-FPGAs-tutorial)
- [Obijuan/obiscad · ★ 127 · OpenSCAD · Prototype](https://repo.masters-masters.com/repos/Obijuan/obiscad)
- [Obijuan/RISC-V-FPGA · ★ 108 · Assembly · Prototype](https://repo.masters-masters.com/repos/Obijuan/RISC-V-FPGA)

## D’autres dépôts Verilog

- [FeSens/openTPU · ★ 898 · Verilog · Bêta](https://repo.masters-masters.com/repos/FeSens/openTPU)
- [lvyufeng/step\_into\_mips · ★ 886 · Verilog · Bêta](https://repo.masters-masters.com/repos/lvyufeng/step_into_mips)
- [KastnerRG/riffa · ★ 884 · Verilog · Bêta](https://repo.masters-masters.com/repos/KastnerRG/riffa)
- [xiaop1/Verilog-Practice · ★ 818 · Verilog · Bêta](https://repo.masters-masters.com/repos/xiaop1/Verilog-Practice)
- [rejunity/z80-open-silicon · ★ 814 · Verilog · Bêta](https://repo.masters-masters.com/repos/rejunity/z80-open-silicon)
- [ekknod/pcileech-wifi · ★ 793 · Verilog · Bêta](https://repo.masters-masters.com/repos/ekknod/pcileech-wifi)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.