# PulseRain/Reindeer

<https://repo.masters-masters.com/repos/PulseRain/Reindeer>

[Accueil](https://repo.masters-masters.com/) › [PulseRain](https://repo.masters-masters.com/owners/PulseRain) › [Reindeer](https://repo.masters-masters.com/repos/PulseRain/Reindeer)

PulseRain/Reindeer, dépôt open source à 128 étoiles sur GitHub. Carte Prototype de RepoMasters. PulseRain Reindeer - RISCV RV32I\[M\] Soft CPU Langage : Verilog.

| Champ | Valeur |
| --- | --- |
| Propriétaire | [PulseRain](https://repo.masters-masters.com/owners/PulseRain) |
| Étoiles | 128 |
| Forks | 31 |
| Langage | [Verilog](https://repo.masters-masters.com/languages/verilog) |
| Licence | Apache-2.0 |
| Création | 2018 |
| Rang | [Prototype (100 à 249 ★)](https://repo.masters-masters.com/ranks/rush) |
| Voir sur GitHub | [PulseRain/Reindeer](https://github.com/PulseRain/Reindeer) |

## Fiche du dépôt

PulseRain Reindeer - RISCV RV32I\[M\] Soft CPU

Rang des dépôts qui ont 100 à 249 ★ sur GitHub. Probabilité publiée par carte tirée : 70 %. Rareté : Commune.

## D’autres dépôts Verilog

- [BerkeleyLab/Bedrock · ★ 128 · Verilog · Prototype](https://repo.masters-masters.com/repos/BerkeleyLab/Bedrock)
- [jjejdhhd/License-Plate-Recognition-FPGA · ★ 128 · Verilog · Prototype](https://repo.masters-masters.com/repos/jjejdhhd/License-Plate-Recognition-FPGA)
- [nand2mario/486tang · ★ 128 · Verilog · Prototype](https://repo.masters-masters.com/repos/nand2mario/486tang)
- [jamieiles/oldland-cpu · ★ 128 · Verilog · Prototype](https://repo.masters-masters.com/repos/jamieiles/oldland-cpu)
- [cliffordwolf/PonyLink · ★ 128 · Verilog · Prototype](https://repo.masters-masters.com/repos/cliffordwolf/PonyLink)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.