# SparcLab/OpenSERDES

<https://repo.masters-masters.com/repos/SparcLab/OpenSERDES>

[Accueil](https://repo.masters-masters.com/) › [SparcLab](https://repo.masters-masters.com/owners/SparcLab) › [OpenSERDES](https://repo.masters-masters.com/repos/SparcLab/OpenSERDES)

SparcLab/OpenSERDES, dépôt open source à 309 étoiles sur GitHub. Carte Alpha de RepoMasters. Digitally synthesizable architecture for SerDes using Skywater…

| Champ | Valeur |
| --- | --- |
| Propriétaire | [SparcLab](https://repo.masters-masters.com/owners/SparcLab) |
| Étoiles | 309 |
| Forks | 53 |
| Langage | [Verilog](https://repo.masters-masters.com/languages/verilog) |
| Licence | GPL-3.0 |
| Création | 2020 |
| Sujets | digitalarchitecture, serdes, openlane, skywater, openpdk |
| Rang | [Alpha (250 à 699 ★)](https://repo.masters-masters.com/ranks/b_movie) |
| Voir sur GitHub | [SparcLab/OpenSERDES](https://github.com/SparcLab/OpenSERDES) |

## Fiche du dépôt

Digitally synthesizable architecture for SerDes using Skywater Open PDK 130 nm technology.

Rang des dépôts qui ont 250 à 699 ★ sur GitHub. Probabilité publiée par carte tirée : 20 %. Rareté : Peu commune.

## D’autres dépôts Verilog

- [Modos-Labs/Caster · ★ 312 · Verilog · Alpha](https://repo.masters-masters.com/repos/Modos-Labs/Caster)
- [Xilinx/libsystemctlm-soc · ★ 311 · Verilog · Alpha](https://repo.masters-masters.com/repos/Xilinx/libsystemctlm-soc)
- [fromgof/TridentVision · ★ 311 · Verilog · Alpha](https://repo.masters-masters.com/repos/fromgof/TridentVision)
- [budude2/openfpga-GBC · ★ 308 · Verilog · Alpha](https://repo.masters-masters.com/repos/budude2/openfpga-GBC)
- [damdoy/ice40\_ultraplus\_examples · ★ 302 · Verilog · Alpha](https://repo.masters-masters.com/repos/damdoy/ice40_ultraplus_examples)
- [efabless/raven-picorv32 · ★ 299 · Verilog · Alpha](https://repo.masters-masters.com/repos/efabless/raven-picorv32)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.