# T-K-233/RISC-V-Single-Cycle-CPU

<https://repo.masters-masters.com/repos/T-K-233/RISC-V-Single-Cycle-CPU>

[Accueil](https://repo.masters-masters.com/) › [T-K-233](https://repo.masters-masters.com/owners/T-K-233) › [RISC-V-Single-Cycle-CPU](https://repo.masters-masters.com/repos/T-K-233/RISC-V-Single-Cycle-CPU)

T-K-233/RISC-V-Single-Cycle-CPU, dépôt open source à 466 étoiles sur GitHub. Carte Alpha de RepoMasters. RISC-V 32bit single-cycle CPUs written in Logisim…

| Champ | Valeur |
| --- | --- |
| Propriétaire | [T-K-233](https://repo.masters-masters.com/owners/T-K-233) |
| Étoiles | 466 |
| Forks | 44 |
| Langage | [Verilog](https://repo.masters-masters.com/languages/verilog) |
| Licence | MIT |
| Création | 2020 |
| Sujets | logisim, risc-v, verilog, chisel |
| Rang | [Alpha (250 à 699 ★)](https://repo.masters-masters.com/ranks/b_movie) |
| Voir sur GitHub | [T-K-233/RISC-V-Single-Cycle-CPU](https://github.com/T-K-233/RISC-V-Single-Cycle-CPU) |

## Fiche du dépôt

RISC-V 32bit single-cycle CPUs written in Logisim, Verilog, and Chisel

Rang des dépôts qui ont 250 à 699 ★ sur GitHub. Probabilité publiée par carte tirée : 20 %. Rareté : Peu commune.

## D’autres dépôts Verilog

- [hunterlew/convolution\_network\_on\_FPGA · ★ 488 · Verilog · Alpha](https://repo.masters-masters.com/repos/hunterlew/convolution_network_on_FPGA)
- [jhshi/openofdm · ★ 484 · Verilog · Alpha](https://repo.masters-masters.com/repos/jhshi/openofdm)
- [secworks/aes · ★ 471 · Verilog · Alpha](https://repo.masters-masters.com/repos/secworks/aes)
- [wuxx/icesugar · ★ 463 · Verilog · Alpha](https://repo.masters-masters.com/repos/wuxx/icesugar)
- [nand2mario/nestang · ★ 459 · Verilog · Alpha](https://repo.masters-masters.com/repos/nand2mario/nestang)
- [IBM/AccDNN · ★ 452 · Verilog · Alpha](https://repo.masters-masters.com/repos/IBM/AccDNN)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.