# The-OpenROAD-Project/OpenSTA

<https://repo.masters-masters.com/repos/The-OpenROAD-Project/OpenSTA>

[Accueil](https://repo.masters-masters.com/) › [The-OpenROAD-Project](https://repo.masters-masters.com/owners/The-OpenROAD-Project) › [OpenSTA](https://repo.masters-masters.com/repos/The-OpenROAD-Project/OpenSTA)

The-OpenROAD-Project/OpenSTA, dépôt open source à 638 étoiles sur GitHub. Carte Alpha de RepoMasters. OpenSTA engine Langage : Verilog.

| Champ | Valeur |
| --- | --- |
| Propriétaire | [The-OpenROAD-Project](https://repo.masters-masters.com/owners/The-OpenROAD-Project) |
| Étoiles | 638 |
| Forks | 288 |
| Langage | [Verilog](https://repo.masters-masters.com/languages/verilog) |
| Licence | GPL-3.0 |
| Création | 2018 |
| Rang | [Alpha (250 à 699 ★)](https://repo.masters-masters.com/ranks/b_movie) |
| Voir sur GitHub | [The-OpenROAD-Project/OpenSTA](https://github.com/The-OpenROAD-Project/OpenSTA) |

## Fiche du dépôt

OpenSTA engine

Rang des dépôts qui ont 250 à 699 ★ sur GitHub. Probabilité publiée par carte tirée : 20 %. Rareté : Peu commune.

## Autres dépôts de The-OpenROAD-Project

- [The-OpenROAD-Project/OpenROAD · ★ 3 246 · Verilog · RC](https://repo.masters-masters.com/repos/The-OpenROAD-Project/OpenROAD)
- [The-OpenROAD-Project/OpenLane · ★ 1 992 · Python · Bêta](https://repo.masters-masters.com/repos/The-OpenROAD-Project/OpenLane)
- [The-OpenROAD-Project/OpenROAD-flow-scripts · ★ 786 · Verilog · Bêta](https://repo.masters-masters.com/repos/The-OpenROAD-Project/OpenROAD-flow-scripts)
- [The-OpenROAD-Project/asap7 · ★ 370 · Alpha](https://repo.masters-masters.com/repos/The-OpenROAD-Project/asap7)
- [The-OpenROAD-Project/RePlAce · ★ 255 · Verilog · Alpha](https://repo.masters-masters.com/repos/The-OpenROAD-Project/RePlAce)
- [The-OpenROAD-Project/OpenDB · ★ 128 · C++ · Prototype](https://repo.masters-masters.com/repos/The-OpenROAD-Project/OpenDB)

## D’autres dépôts Verilog

- [fguzman82/gateGPT · ★ 656 · Verilog · Alpha](https://repo.masters-masters.com/repos/fguzman82/gateGPT)
- [dtysky/FPGA-Imaging-Library · ★ 644 · Verilog · Alpha](https://repo.masters-masters.com/repos/dtysky/FPGA-Imaging-Library)
- [ultraembedded/core\_ddr3\_controller · ★ 644 · Verilog · Alpha](https://repo.masters-masters.com/repos/ultraembedded/core_ddr3_controller)
- [SymbioticEDA/riscv-formal · ★ 634 · Verilog · Alpha](https://repo.masters-masters.com/repos/SymbioticEDA/riscv-formal)
- [seldridge/verilog · ★ 632 · Verilog · Alpha](https://repo.masters-masters.com/repos/seldridge/verilog)
- [danielholanda/LeFlow · ★ 630 · Verilog · Alpha](https://repo.masters-masters.com/repos/danielholanda/LeFlow)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.