# TimRudy/ice-chips-verilog

<https://repo.masters-masters.com/repos/TimRudy/ice-chips-verilog>

[Accueil](https://repo.masters-masters.com/) › [TimRudy](https://repo.masters-masters.com/owners/TimRudy) › [ice-chips-verilog](https://repo.masters-masters.com/repos/TimRudy/ice-chips-verilog)

TimRudy/ice-chips-verilog, dépôt open source à 160 étoiles sur GitHub. Carte Prototype de RepoMasters. IceChips is a library of all common discrete logic…

| Champ | Valeur |
| --- | --- |
| Propriétaire | [TimRudy](https://repo.masters-masters.com/owners/TimRudy) |
| Étoiles | 160 |
| Forks | 26 |
| Langage | [Verilog](https://repo.masters-masters.com/languages/verilog) |
| Licence | GPL-3.0 |
| Création | 2017 |
| Sujets | 7400, verilog-components, eda, logic-circuit, fpga, iverilog, open-hardware, digital-logic, icestorm |
| Rang | [Prototype (100 à 249 ★)](https://repo.masters-masters.com/ranks/rush) |
| Voir sur GitHub | [TimRudy/ice-chips-verilog](https://github.com/TimRudy/ice-chips-verilog) |

## Fiche du dépôt

IceChips is a library of all common discrete logic devices in Verilog

Rang des dépôts qui ont 100 à 249 ★ sur GitHub. Probabilité publiée par carte tirée : 70 %. Rareté : Commune.

## D’autres dépôts Verilog

- [zslwyuan/Basic-SIMD-Processor-Verilog-Tutorial · ★ 160 · Verilog · Prototype](https://repo.masters-masters.com/repos/zslwyuan/Basic-SIMD-Processor-Verilog-Tutorial)
- [KASIRGA-KIZIL/tekno-kizil · ★ 160 · Verilog · Prototype](https://repo.masters-masters.com/repos/KASIRGA-KIZIL/tekno-kizil)
- [Kyrie-T/HPMM · ★ 160 · Verilog · Prototype](https://repo.masters-masters.com/repos/Kyrie-T/HPMM)
- [MasLiang/CNN-On-FPGA · ★ 159 · Verilog · Prototype](https://repo.masters-masters.com/repos/MasLiang/CNN-On-FPGA)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.