# UIUC-ChenLab/scalehls

<https://repo.masters-masters.com/repos/UIUC-ChenLab/scalehls>

[Accueil](https://repo.masters-masters.com/) › [UIUC-ChenLab](https://repo.masters-masters.com/owners/UIUC-ChenLab) › [scalehls](https://repo.masters-masters.com/repos/UIUC-ChenLab/scalehls)

UIUC-ChenLab/scalehls, dépôt open source à 306 étoiles sur GitHub. Carte Alpha de RepoMasters. A scalable High-Level Synthesis framework on MLIR Langage : MLIR.

| Champ | Valeur |
| --- | --- |
| Propriétaire | [UIUC-ChenLab](https://repo.masters-masters.com/owners/UIUC-ChenLab) |
| Étoiles | 306 |
| Forks | 66 |
| Langage | [MLIR](https://repo.masters-masters.com/languages/mlir) |
| Licence | Aucune |
| Création | 2020 |
| Sujets | hls, mlir, compiler, llvm, fpga |
| Rang | [Alpha (250 à 699 ★)](https://repo.masters-masters.com/ranks/b_movie) |
| Voir sur GitHub | [UIUC-ChenLab/scalehls](https://github.com/UIUC-ChenLab/scalehls) |

## Fiche du dépôt

A scalable High-Level Synthesis framework on MLIR

Rang des dépôts qui ont 250 à 699 ★ sur GitHub. Probabilité publiée par carte tirée : 20 %. Rareté : Peu commune.

## D’autres dépôts MLIR

- [bytedance/byteir · ★ 474 · MLIR · Alpha](https://repo.masters-masters.com/repos/bytedance/byteir)
- [tensorflow/mlir-hlo · ★ 420 · MLIR · Alpha](https://repo.masters-masters.com/repos/tensorflow/mlir-hlo)
- [microsoft/triton-shared · ★ 347 · MLIR · Alpha](https://repo.masters-masters.com/repos/microsoft/triton-shared)
- [intel/intel-xpu-backend-for-triton · ★ 274 · MLIR · Alpha](https://repo.masters-masters.com/repos/intel/intel-xpu-backend-for-triton)
- [openxla/shardy · ★ 217 · MLIR · Prototype](https://repo.masters-masters.com/repos/openxla/shardy)
- [triton-lang/triton-ascend · ★ 208 · MLIR · Prototype](https://repo.masters-masters.com/repos/triton-lang/triton-ascend)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.