# VerificationExcellence/SystemVerilogReference

<https://repo.masters-masters.com/repos/VerificationExcellence/SystemVerilogReference>

[Accueil](https://repo.masters-masters.com/) › [VerificationExcellence](https://repo.masters-masters.com/owners/VerificationExcellence) › [SystemVerilogReference](https://repo.masters-masters.com/repos/VerificationExcellence/SystemVerilogReference)

VerificationExcellence/SystemVerilogReference, dépôt open source à 473 étoiles sur GitHub. Carte Alpha de RepoMasters. training labs and examples

| Champ | Valeur |
| --- | --- |
| Propriétaire | [VerificationExcellence](https://repo.masters-masters.com/owners/VerificationExcellence) |
| Étoiles | 473 |
| Forks | 178 |
| Langage | [SystemVerilog](https://repo.masters-masters.com/languages/systemverilog) |
| Licence | Aucune |
| Création | 2014 |
| Rang | [Alpha (250 à 699 ★)](https://repo.masters-masters.com/ranks/b_movie) |
| Voir sur GitHub | [VerificationExcellence/SystemVerilogReference](https://github.com/VerificationExcellence/SystemVerilogReference) |

## Fiche du dépôt

training labs and examples

Rang des dépôts qui ont 250 à 699 ★ sur GitHub. Probabilité publiée par carte tirée : 20 %. Rareté : Peu commune.

## Autres dépôts de VerificationExcellence

- [VerificationExcellence/UVMReference · ★ 308 · SystemVerilog · Alpha](https://repo.masters-masters.com/repos/VerificationExcellence/UVMReference)

## D’autres dépôts SystemVerilog

- [NVlabs/verilog-eval · ★ 491 · SystemVerilog · Alpha](https://repo.masters-masters.com/repos/NVlabs/verilog-eval)
- [baochip/baochip-1x · ★ 485 · SystemVerilog · Alpha](https://repo.masters-masters.com/repos/baochip/baochip-1x)
- [taichi-ishitani/tvip-axi · ★ 483 · SystemVerilog · Alpha](https://repo.masters-masters.com/repos/taichi-ishitani/tvip-axi)
- [fpgasystems/Coyote · ★ 468 · SystemVerilog · Alpha](https://repo.masters-masters.com/repos/fpgasystems/Coyote)
- [RoaLogic/RV12 · ★ 454 · SystemVerilog · Alpha](https://repo.masters-masters.com/repos/RoaLogic/RV12)
- [WangXuan95/USTC-RVSoC · ★ 442 · SystemVerilog · Alpha](https://repo.masters-masters.com/repos/WangXuan95/USTC-RVSoC)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.