# VerificationExcellence/UVMReference

<https://repo.masters-masters.com/repos/VerificationExcellence/UVMReference>

[Accueil](https://repo.masters-masters.com/) › [VerificationExcellence](https://repo.masters-masters.com/owners/VerificationExcellence) › [UVMReference](https://repo.masters-masters.com/repos/VerificationExcellence/UVMReference)

VerificationExcellence/UVMReference, dépôt open source à 308 étoiles sur GitHub. Carte Alpha de RepoMasters. Reference examples and short projects using UVM…

| Champ | Valeur |
| --- | --- |
| Propriétaire | [VerificationExcellence](https://repo.masters-masters.com/owners/VerificationExcellence) |
| Étoiles | 308 |
| Forks | 160 |
| Langage | [SystemVerilog](https://repo.masters-masters.com/languages/systemverilog) |
| Licence | Aucune |
| Création | 2014 |
| Rang | [Alpha (250 à 699 ★)](https://repo.masters-masters.com/ranks/b_movie) |
| Voir sur GitHub | [VerificationExcellence/UVMReference](https://github.com/VerificationExcellence/UVMReference) |

## Fiche du dépôt

Reference examples and short projects using UVM Methodology

Rang des dépôts qui ont 250 à 699 ★ sur GitHub. Probabilité publiée par carte tirée : 20 %. Rareté : Peu commune.

## Autres dépôts de VerificationExcellence

- [VerificationExcellence/SystemVerilogReference · ★ 473 · SystemVerilog · Alpha](https://repo.masters-masters.com/repos/VerificationExcellence/SystemVerilogReference)

## D’autres dépôts SystemVerilog

- [chipsalliance/Cores-VeeR-EL2 · ★ 349 · SystemVerilog · Alpha](https://repo.masters-masters.com/repos/chipsalliance/Cores-VeeR-EL2)
- [RHSResearchLLC/NiteFury-and-LiteFury · ★ 337 · SystemVerilog · Alpha](https://repo.masters-masters.com/repos/RHSResearchLLC/NiteFury-and-LiteFury)
- [pulp-platform/riscv-dbg · ★ 332 · SystemVerilog · Alpha](https://repo.masters-masters.com/repos/pulp-platform/riscv-dbg)
- [bespoke-silicon-group/bsg\_manycore · ★ 305 · SystemVerilog · Alpha](https://repo.masters-masters.com/repos/bespoke-silicon-group/bsg_manycore)
- [pulp-platform/croc · ★ 294 · SystemVerilog · Alpha](https://repo.masters-masters.com/repos/pulp-platform/croc)
- [veripool/verilog-mode · ★ 293 · SystemVerilog · Alpha](https://repo.masters-masters.com/repos/veripool/verilog-mode)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.