# WangXuan95/FPGA-DDR-SDRAM

<https://repo.masters-masters.com/repos/WangXuan95/FPGA-DDR-SDRAM>

[Accueil](https://repo.masters-masters.com/) › [WangXuan95](https://repo.masters-masters.com/owners/WangXuan95) › [FPGA-DDR-SDRAM](https://repo.masters-masters.com/repos/WangXuan95/FPGA-DDR-SDRAM)

WangXuan95/FPGA-DDR-SDRAM, dépôt open source à 224 étoiles sur GitHub. Carte Prototype de RepoMasters. An FPGA-based DDR1 controller… Langage : Verilog.

| Champ | Valeur |
| --- | --- |
| Propriétaire | [WangXuan95](https://repo.masters-masters.com/owners/WangXuan95) |
| Étoiles | 224 |
| Forks | 42 |
| Langage | [Verilog](https://repo.masters-masters.com/languages/verilog) |
| Licence | GPL-3.0 |
| Création | 2021 |
| Sujets | fpga, ddr-sdram, ddr1, verilog, rtl, soft-core, controller, axi4 |
| Rang | [Prototype (100 à 249 ★)](https://repo.masters-masters.com/ranks/rush) |
| Voir sur GitHub | [WangXuan95/FPGA-DDR-SDRAM](https://github.com/WangXuan95/FPGA-DDR-SDRAM) |

## Fiche du dépôt

An FPGA-based DDR1 controller. 基于FPGA的DDR1控制器，为低端FPGA嵌入式系统提供廉价、大容量的存储。

Rang des dépôts qui ont 100 à 249 ★ sur GitHub. Probabilité publiée par carte tirée : 70 %. Rareté : Commune.

## Autres dépôts de WangXuan95

- [WangXuan95/FPGA-FOC · ★ 994 · Verilog · Bêta](https://repo.masters-masters.com/repos/WangXuan95/FPGA-FOC)
- [WangXuan95/FPGA-USB-Device · ★ 934 · Verilog · Bêta](https://repo.masters-masters.com/repos/WangXuan95/FPGA-USB-Device)
- [WangXuan95/Xilinx-FPGA-PCIe-XDMA-Tutorial · ★ 869 · Batchfile · Bêta](https://repo.masters-masters.com/repos/WangXuan95/Xilinx-FPGA-PCIe-XDMA-Tutorial)
- [WangXuan95/BSV\_Tutorial\_cn · ★ 612 · Bluespec · Alpha](https://repo.masters-masters.com/repos/WangXuan95/BSV_Tutorial_cn)
- [WangXuan95/USTC-RVSoC · ★ 442 · SystemVerilog · Alpha](https://repo.masters-masters.com/repos/WangXuan95/USTC-RVSoC)
- [WangXuan95/FPGA-ftdi245fifo · ★ 363 · Verilog · Alpha](https://repo.masters-masters.com/repos/WangXuan95/FPGA-ftdi245fifo)

## D’autres dépôts Verilog

- [gsmecher/minimax · ★ 231 · Verilog · Prototype](https://repo.masters-masters.com/repos/gsmecher/minimax)
- [cameronshinn/tiny-tpu · ★ 230 · Verilog · Prototype](https://repo.masters-masters.com/repos/cameronshinn/tiny-tpu)
- [Practical-UVM-Step-By-Step/Practical-UVM-Step-By-Step · ★ 229 · Verilog · Prototype](https://repo.masters-masters.com/repos/Practical-UVM-Step-By-Step/Practical-UVM-Step-By-Step)
- [emu-russia/breaks · ★ 223 · Verilog · Prototype](https://repo.masters-masters.com/repos/emu-russia/breaks)
- [YosysHQ/riscv-formal · ★ 223 · Verilog · Prototype](https://repo.masters-masters.com/repos/YosysHQ/riscv-formal)
- [adamgallas/llama-fpga · ★ 223 · Verilog · Prototype](https://repo.masters-masters.com/repos/adamgallas/llama-fpga)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.