# WangXuan95/FPGA-FixedPoint

<https://repo.masters-masters.com/repos/WangXuan95/FPGA-FixedPoint>

[Accueil](https://repo.masters-masters.com/) › [WangXuan95](https://repo.masters-masters.com/owners/WangXuan95) › [FPGA-FixedPoint](https://repo.masters-masters.com/repos/WangXuan95/FPGA-FixedPoint)

WangXuan95/FPGA-FixedPoint, dépôt open source à 241 étoiles sur GitHub. Carte Prototype de RepoMasters. Verilog implementation of fixed-point numbers…

| Champ | Valeur |
| --- | --- |
| Propriétaire | [WangXuan95](https://repo.masters-masters.com/owners/WangXuan95) |
| Étoiles | 241 |
| Forks | 42 |
| Langage | [Verilog](https://repo.masters-masters.com/languages/verilog) |
| Licence | GPL-3.0 |
| Création | 2019 |
| Sujets | verilog, rtl, systemverilog, fixedpoint, arithmetic, pipeline |
| Rang | [Prototype (100 à 249 ★)](https://repo.masters-masters.com/ranks/rush) |
| Voir sur GitHub | [WangXuan95/FPGA-FixedPoint](https://github.com/WangXuan95/FPGA-FixedPoint) |

## Fiche du dépôt

Verilog implementation of fixed-point numbers, supports custom bit width, arithmetic, converting to float, with single cycle & pipeline version. 一个Verilog定点数库，提供算术运算、与浮点数的互相转换，包含单周期和流水线两种实现。

Rang des dépôts qui ont 100 à 249 ★ sur GitHub. Probabilité publiée par carte tirée : 70 %. Rareté : Commune.

## Autres dépôts de WangXuan95

- [WangXuan95/FPGA-FOC · ★ 994 · Verilog · Bêta](https://repo.masters-masters.com/repos/WangXuan95/FPGA-FOC)
- [WangXuan95/FPGA-USB-Device · ★ 934 · Verilog · Bêta](https://repo.masters-masters.com/repos/WangXuan95/FPGA-USB-Device)
- [WangXuan95/Xilinx-FPGA-PCIe-XDMA-Tutorial · ★ 869 · Batchfile · Bêta](https://repo.masters-masters.com/repos/WangXuan95/Xilinx-FPGA-PCIe-XDMA-Tutorial)
- [WangXuan95/BSV\_Tutorial\_cn · ★ 612 · Bluespec · Alpha](https://repo.masters-masters.com/repos/WangXuan95/BSV_Tutorial_cn)
- [WangXuan95/USTC-RVSoC · ★ 442 · SystemVerilog · Alpha](https://repo.masters-masters.com/repos/WangXuan95/USTC-RVSoC)
- [WangXuan95/FPGA-ftdi245fifo · ★ 363 · Verilog · Alpha](https://repo.masters-masters.com/repos/WangXuan95/FPGA-ftdi245fifo)

## D’autres dépôts Verilog

- [hkust-zhiyao/RTLLM · ★ 243 · Verilog · Prototype](https://repo.masters-masters.com/repos/hkust-zhiyao/RTLLM)
- [soDLA-publishment/soDLA · ★ 241 · Verilog · Prototype](https://repo.masters-masters.com/repos/soDLA-publishment/soDLA)
- [ChFrenkel/ODIN · ★ 241 · Verilog · Prototype](https://repo.masters-masters.com/repos/ChFrenkel/ODIN)
- [chipsalliance/synlig · ★ 237 · Verilog · Prototype](https://repo.masters-masters.com/repos/chipsalliance/synlig)
- [nandland/spi-slave · ★ 234 · Verilog · Prototype](https://repo.masters-masters.com/repos/nandland/spi-slave)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.