# WangXuan95/FPGA-Gzip-compressor

<https://repo.masters-masters.com/repos/WangXuan95/FPGA-Gzip-compressor>

[Accueil](https://repo.masters-masters.com/) › [WangXuan95](https://repo.masters-masters.com/owners/WangXuan95) › [FPGA-Gzip-compressor](https://repo.masters-masters.com/repos/WangXuan95/FPGA-Gzip-compressor)

WangXuan95/FPGA-Gzip-compressor, dépôt open source à 162 étoiles sur GitHub. Carte Prototype de RepoMasters. An FPGA-based GZIP (Deflate algorithm)…

| Champ | Valeur |
| --- | --- |
| Propriétaire | [WangXuan95](https://repo.masters-masters.com/owners/WangXuan95) |
| Étoiles | 162 |
| Forks | 37 |
| Langage | [Verilog](https://repo.masters-masters.com/languages/verilog) |
| Licence | GPL-3.0 |
| Création | 2023 |
| Sujets | deflate, deflate-algorithm, fpga, gzip, gzip-compression, verilog, deflate-compression, deflate-compressor, gzip-compressor, gzip-encoder |
| Rang | [Prototype (100 à 249 ★)](https://repo.masters-masters.com/ranks/rush) |
| Voir sur GitHub | [WangXuan95/FPGA-Gzip-compressor](https://github.com/WangXuan95/FPGA-Gzip-compressor) |

## Fiche du dépôt

An FPGA-based GZIP (Deflate algorithm) compressor, which inputs raw data and outputs standard GZIP format (as known as .gz file format). 基于FPGA的GZIP压缩器。输入原始数据，输出标准的GZIP格式，即常见的 .gz / .tar.gz 文件的格式。

Rang des dépôts qui ont 100 à 249 ★ sur GitHub. Probabilité publiée par carte tirée : 70 %. Rareté : Commune.

## Autres dépôts de WangXuan95

- [WangXuan95/FPGA-FOC · ★ 994 · Verilog · Bêta](https://repo.masters-masters.com/repos/WangXuan95/FPGA-FOC)
- [WangXuan95/FPGA-USB-Device · ★ 934 · Verilog · Bêta](https://repo.masters-masters.com/repos/WangXuan95/FPGA-USB-Device)
- [WangXuan95/Xilinx-FPGA-PCIe-XDMA-Tutorial · ★ 869 · Batchfile · Bêta](https://repo.masters-masters.com/repos/WangXuan95/Xilinx-FPGA-PCIe-XDMA-Tutorial)
- [WangXuan95/BSV\_Tutorial\_cn · ★ 612 · Bluespec · Alpha](https://repo.masters-masters.com/repos/WangXuan95/BSV_Tutorial_cn)
- [WangXuan95/USTC-RVSoC · ★ 442 · SystemVerilog · Alpha](https://repo.masters-masters.com/repos/WangXuan95/USTC-RVSoC)
- [WangXuan95/FPGA-ftdi245fifo · ★ 363 · Verilog · Alpha](https://repo.masters-masters.com/repos/WangXuan95/FPGA-ftdi245fifo)

## D’autres dépôts Verilog

- [ConstStrings/GoWinSDR · ★ 163 · Verilog · Prototype](https://repo.masters-masters.com/repos/ConstStrings/GoWinSDR)
- [icebreaker-fpga/icebreaker-verilog-examples · ★ 162 · Verilog · Prototype](https://repo.masters-masters.com/repos/icebreaker-fpga/icebreaker-verilog-examples)
- [leo47007/TPU-Tensor-Processing-Unit · ★ 162 · Verilog · Prototype](https://repo.masters-masters.com/repos/leo47007/TPU-Tensor-Processing-Unit)
- [TimRudy/ice-chips-verilog · ★ 160 · Verilog · Prototype](https://repo.masters-masters.com/repos/TimRudy/ice-chips-verilog)
- [zslwyuan/Basic-SIMD-Processor-Verilog-Tutorial · ★ 160 · Verilog · Prototype](https://repo.masters-masters.com/repos/zslwyuan/Basic-SIMD-Processor-Verilog-Tutorial)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.