# WangXuan95/FPGA-RMII-SMII

<https://repo.masters-masters.com/repos/WangXuan95/FPGA-RMII-SMII>

[Accueil](https://repo.masters-masters.com/) › [WangXuan95](https://repo.masters-masters.com/owners/WangXuan95) › [FPGA-RMII-SMII](https://repo.masters-masters.com/repos/WangXuan95/FPGA-RMII-SMII)

WangXuan95/FPGA-RMII-SMII, dépôt open source à 106 étoiles sur GitHub. Carte Prototype de RepoMasters. An FPGA-based MII to RMII & SMII converter to connect…

| Champ | Valeur |
| --- | --- |
| Propriétaire | [WangXuan95](https://repo.masters-masters.com/owners/WangXuan95) |
| Étoiles | 106 |
| Forks | 25 |
| Langage | [Verilog](https://repo.masters-masters.com/languages/verilog) |
| Licence | GPL-3.0 |
| Création | 2021 |
| Sujets | fpga, verilog, rtl, ethernet, 100m-ethernet, mii, rmii, smii, phy, ethernet-phy |
| Rang | [Prototype (100 à 249 ★)](https://repo.masters-masters.com/ranks/rush) |
| Voir sur GitHub | [WangXuan95/FPGA-RMII-SMII](https://github.com/WangXuan95/FPGA-RMII-SMII) |

## Fiche du dépôt

An FPGA-based MII to RMII & SMII converter to connect 100M ethernet PHY chip such as LAN8720 or KSZ8041TLI-S. 基于FPGA的MII转RMII和MII转SMII，用来连接LAN8720、KSZ8041TLI-S等百兆以太网PHY芯片。

Rang des dépôts qui ont 100 à 249 ★ sur GitHub. Probabilité publiée par carte tirée : 70 %. Rareté : Commune.

## Autres dépôts de WangXuan95

- [WangXuan95/FPGA-FOC · ★ 994 · Verilog · Bêta](https://repo.masters-masters.com/repos/WangXuan95/FPGA-FOC)
- [WangXuan95/FPGA-USB-Device · ★ 934 · Verilog · Bêta](https://repo.masters-masters.com/repos/WangXuan95/FPGA-USB-Device)
- [WangXuan95/Xilinx-FPGA-PCIe-XDMA-Tutorial · ★ 869 · Batchfile · Bêta](https://repo.masters-masters.com/repos/WangXuan95/Xilinx-FPGA-PCIe-XDMA-Tutorial)
- [WangXuan95/BSV\_Tutorial\_cn · ★ 612 · Bluespec · Alpha](https://repo.masters-masters.com/repos/WangXuan95/BSV_Tutorial_cn)
- [WangXuan95/USTC-RVSoC · ★ 442 · SystemVerilog · Alpha](https://repo.masters-masters.com/repos/WangXuan95/USTC-RVSoC)
- [WangXuan95/FPGA-ftdi245fifo · ★ 363 · Verilog · Alpha](https://repo.masters-masters.com/repos/WangXuan95/FPGA-ftdi245fifo)

## D’autres dépôts Verilog

- [cavnex/mc6809 · ★ 106 · Verilog · Prototype](https://repo.masters-masters.com/repos/cavnex/mc6809)
- [lvd2/ay-3-8910\_reverse\_engineered · ★ 106 · Verilog · Prototype](https://repo.masters-masters.com/repos/lvd2/ay-3-8910_reverse_engineered)
- [ZipCPU/sdr · ★ 106 · Verilog · Prototype](https://repo.masters-masters.com/repos/ZipCPU/sdr)
- [m-labs/lm32 · ★ 105 · Verilog · Prototype](https://repo.masters-masters.com/repos/m-labs/lm32)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.