# WangXuan95/FPGA-SDfake

<https://repo.masters-masters.com/repos/WangXuan95/FPGA-SDfake>

[Accueil](https://repo.masters-masters.com/) › [WangXuan95](https://repo.masters-masters.com/owners/WangXuan95) › [FPGA-SDfake](https://repo.masters-masters.com/repos/WangXuan95/FPGA-SDfake)

WangXuan95/FPGA-SDfake, dépôt open source à 140 étoiles sur GitHub. Carte Prototype de RepoMasters. Imitate SDcard using FPGAs. 使用FPGA模拟伪装SD卡。

| Champ | Valeur |
| --- | --- |
| Propriétaire | [WangXuan95](https://repo.masters-masters.com/owners/WangXuan95) |
| Étoiles | 140 |
| Forks | 29 |
| Langage | [Verilog](https://repo.masters-masters.com/languages/verilog) |
| Licence | GPL-3.0 |
| Création | 2019 |
| Sujets | rtl, sdcard, verilog, systemverilog, fpga, sdio |
| Rang | [Prototype (100 à 249 ★)](https://repo.masters-masters.com/ranks/rush) |
| Voir sur GitHub | [WangXuan95/FPGA-SDfake](https://github.com/WangXuan95/FPGA-SDfake) |

## Fiche du dépôt

Imitate SDcard using FPGAs. 使用FPGA模拟伪装SD卡。

Rang des dépôts qui ont 100 à 249 ★ sur GitHub. Probabilité publiée par carte tirée : 70 %. Rareté : Commune.

## Autres dépôts de WangXuan95

- [WangXuan95/FPGA-FOC · ★ 994 · Verilog · Bêta](https://repo.masters-masters.com/repos/WangXuan95/FPGA-FOC)
- [WangXuan95/FPGA-USB-Device · ★ 934 · Verilog · Bêta](https://repo.masters-masters.com/repos/WangXuan95/FPGA-USB-Device)
- [WangXuan95/Xilinx-FPGA-PCIe-XDMA-Tutorial · ★ 869 · Batchfile · Bêta](https://repo.masters-masters.com/repos/WangXuan95/Xilinx-FPGA-PCIe-XDMA-Tutorial)
- [WangXuan95/BSV\_Tutorial\_cn · ★ 612 · Bluespec · Alpha](https://repo.masters-masters.com/repos/WangXuan95/BSV_Tutorial_cn)
- [WangXuan95/USTC-RVSoC · ★ 442 · SystemVerilog · Alpha](https://repo.masters-masters.com/repos/WangXuan95/USTC-RVSoC)
- [WangXuan95/FPGA-ftdi245fifo · ★ 363 · Verilog · Alpha](https://repo.masters-masters.com/repos/WangXuan95/FPGA-ftdi245fifo)

## D’autres dépôts Verilog

- [RongyeL/EasyAXI · ★ 141 · Verilog · Prototype](https://repo.masters-masters.com/repos/RongyeL/EasyAXI)
- [MiSTer-devel/Gameboy\_MiSTer · ★ 140 · Verilog · Prototype](https://repo.masters-masters.com/repos/MiSTer-devel/Gameboy_MiSTer)
- [HDLForBeginners/Examples · ★ 140 · Verilog · Prototype](https://repo.masters-masters.com/repos/HDLForBeginners/Examples)
- [russdill/bch\_verilog · ★ 139 · Verilog · Prototype](https://repo.masters-masters.com/repos/russdill/bch_verilog)
- [AngeloJacobo/RISC-V · ★ 139 · Verilog · Prototype](https://repo.masters-masters.com/repos/AngeloJacobo/RISC-V)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.