# WangXuan95/FPGA-UART

<https://repo.masters-masters.com/repos/WangXuan95/FPGA-UART>

[Accueil](https://repo.masters-masters.com/) › [WangXuan95](https://repo.masters-masters.com/owners/WangXuan95) › [FPGA-UART](https://repo.masters-masters.com/repos/WangXuan95/FPGA-UART)

WangXuan95/FPGA-UART, dépôt open source à 354 étoiles sur GitHub. Carte Alpha de RepoMasters. This repo includes 3 independent modules: UART receiver, UART…

| Champ | Valeur |
| --- | --- |
| Propriétaire | [WangXuan95](https://repo.masters-masters.com/owners/WangXuan95) |
| Étoiles | 354 |
| Forks | 55 |
| Langage | [Verilog](https://repo.masters-masters.com/languages/verilog) |
| Licence | GPL-3.0 |
| Création | 2019 |
| Sujets | uart, verilog, rtl, fpga |
| Rang | [Alpha (250 à 699 ★)](https://repo.masters-masters.com/ranks/b_movie) |
| Voir sur GitHub | [WangXuan95/FPGA-UART](https://github.com/WangXuan95/FPGA-UART) |

## Fiche du dépôt

This repo includes 3 independent modules: UART receiver, UART transmitter, UART to AXI4 master. 本项目包含3个独立模块：UART接收器、UART发送器、UART转AXI4交互式调试器。

Rang des dépôts qui ont 250 à 699 ★ sur GitHub. Probabilité publiée par carte tirée : 20 %. Rareté : Peu commune.

## Autres dépôts de WangXuan95

- [WangXuan95/FPGA-FOC · ★ 994 · Verilog · Bêta](https://repo.masters-masters.com/repos/WangXuan95/FPGA-FOC)
- [WangXuan95/FPGA-USB-Device · ★ 934 · Verilog · Bêta](https://repo.masters-masters.com/repos/WangXuan95/FPGA-USB-Device)
- [WangXuan95/Xilinx-FPGA-PCIe-XDMA-Tutorial · ★ 869 · Batchfile · Bêta](https://repo.masters-masters.com/repos/WangXuan95/Xilinx-FPGA-PCIe-XDMA-Tutorial)
- [WangXuan95/BSV\_Tutorial\_cn · ★ 612 · Bluespec · Alpha](https://repo.masters-masters.com/repos/WangXuan95/BSV_Tutorial_cn)
- [WangXuan95/USTC-RVSoC · ★ 442 · SystemVerilog · Alpha](https://repo.masters-masters.com/repos/WangXuan95/USTC-RVSoC)
- [WangXuan95/FPGA-ftdi245fifo · ★ 363 · Verilog · Alpha](https://repo.masters-masters.com/repos/WangXuan95/FPGA-ftdi245fifo)

## D’autres dépôts Verilog

- [FPGAwars/icezum · ★ 357 · Verilog · Alpha](https://repo.masters-masters.com/repos/FPGAwars/icezum)
- [16SalomonArs/Pcileech-DMA-NVMe-VMD · ★ 357 · Verilog · Alpha](https://repo.masters-masters.com/repos/16SalomonArs/Pcileech-DMA-NVMe-VMD)
- [ZipCPU/wbuart32 · ★ 356 · Verilog · Alpha](https://repo.masters-masters.com/repos/ZipCPU/wbuart32)
- [WangXuan95/FPGA-SDcard-Reader · ★ 351 · Verilog · Alpha](https://repo.masters-masters.com/repos/WangXuan95/FPGA-SDcard-Reader)
- [WangXuan95/FPGA-JPEG-LS-encoder · ★ 347 · Verilog · Alpha](https://repo.masters-masters.com/repos/WangXuan95/FPGA-JPEG-LS-encoder)
- [marmolejo/zet · ★ 345 · Verilog · Alpha](https://repo.masters-masters.com/repos/marmolejo/zet)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.