# WangXuan95/FPGA-USB-Device

<https://repo.masters-masters.com/repos/WangXuan95/FPGA-USB-Device>

[Accueil](https://repo.masters-masters.com/) › [WangXuan95](https://repo.masters-masters.com/owners/WangXuan95) › [FPGA-USB-Device](https://repo.masters-masters.com/repos/WangXuan95/FPGA-USB-Device)

WangXuan95/FPGA-USB-Device, dépôt open source à 934 étoiles sur GitHub. Carte Bêta de RepoMasters. An FPGA-based USB 1.1 (full-speed) device core to implement…

| Champ | Valeur |
| --- | --- |
| Propriétaire | [WangXuan95](https://repo.masters-masters.com/owners/WangXuan95) |
| Étoiles | 934 |
| Forks | 155 |
| Langage | [Verilog](https://repo.masters-masters.com/languages/verilog) |
| Licence | LGPL-2.1 |
| Création | 2020 |
| Sujets | fpga, verilog, rtl, usb, usb-cdc, usb-serial, usb-uart, usb-hid, usb-keyboard, usb-device |
| Rang | [Bêta (700 à 1 999 ★)](https://repo.masters-masters.com/ranks/box_office) |
| Voir sur GitHub | [WangXuan95/FPGA-USB-Device](https://github.com/WangXuan95/FPGA-USB-Device) |

## Fiche du dépôt

An FPGA-based USB 1.1 (full-speed) device core to implement USB-serial, USB-camera, USB-audio, USB-hid, etc. It requires only 3 FPGA common IOs rather than additional chips. 基于FPGA的USB 1.1 (full-speed) device端控制器，可实现USB串口、USB摄像头、USB音频、U盘、USB键盘等设备，只需要3个FPGA普通IO，而不需要额外的接口芯片。

Rang des dépôts qui ont 700 à 1 999 ★ sur GitHub. Probabilité publiée par carte tirée : 6 %. Rareté : Rare.

## Autres dépôts de WangXuan95

- [WangXuan95/FPGA-FOC · ★ 994 · Verilog · Bêta](https://repo.masters-masters.com/repos/WangXuan95/FPGA-FOC)
- [WangXuan95/Xilinx-FPGA-PCIe-XDMA-Tutorial · ★ 869 · Batchfile · Bêta](https://repo.masters-masters.com/repos/WangXuan95/Xilinx-FPGA-PCIe-XDMA-Tutorial)
- [WangXuan95/BSV\_Tutorial\_cn · ★ 612 · Bluespec · Alpha](https://repo.masters-masters.com/repos/WangXuan95/BSV_Tutorial_cn)
- [WangXuan95/USTC-RVSoC · ★ 442 · SystemVerilog · Alpha](https://repo.masters-masters.com/repos/WangXuan95/USTC-RVSoC)
- [WangXuan95/FPGA-ftdi245fifo · ★ 363 · Verilog · Alpha](https://repo.masters-masters.com/repos/WangXuan95/FPGA-ftdi245fifo)
- [WangXuan95/FPGA-CAN · ★ 363 · Verilog · Alpha](https://repo.masters-masters.com/repos/WangXuan95/FPGA-CAN)

## D’autres dépôts Verilog

- [mntmn/amiga2000-gfxcard · ★ 1 021 · Verilog · Bêta](https://repo.masters-masters.com/repos/mntmn/amiga2000-gfxcard)
- [WangXuan95/FPGA-FOC · ★ 994 · Verilog · Bêta](https://repo.masters-masters.com/repos/WangXuan95/FPGA-FOC)
- [ultraembedded/cores · ★ 940 · Verilog · Bêta](https://repo.masters-masters.com/repos/ultraembedded/cores)
- [open-sdr/openwifi-hw · ★ 916 · Verilog · Bêta](https://repo.masters-masters.com/repos/open-sdr/openwifi-hw)
- [FeSens/openTPU · ★ 898 · Verilog · Bêta](https://repo.masters-masters.com/repos/FeSens/openTPU)
- [lvyufeng/step\_into\_mips · ★ 886 · Verilog · Bêta](https://repo.masters-masters.com/repos/lvyufeng/step_into_mips)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.