# WilsonChen003/HDLGen

<https://repo.masters-masters.com/repos/WilsonChen003/HDLGen>

[Accueil](https://repo.masters-masters.com/) › [WilsonChen003](https://repo.masters-masters.com/owners/WilsonChen003) › [HDLGen](https://repo.masters-masters.com/repos/WilsonChen003/HDLGen)

WilsonChen003/HDLGen, dépôt open source à 115 étoiles sur GitHub. Carte Prototype de RepoMasters. HDLGen is an HDL generation tool, supporting embedded Perl…

| Champ | Valeur |
| --- | --- |
| Propriétaire | [WilsonChen003](https://repo.masters-masters.com/owners/WilsonChen003) |
| Étoiles | 115 |
| Forks | 30 |
| Langage | [Verilog](https://repo.masters-masters.com/languages/verilog) |
| Licence | Aucune |
| Création | 2022 |
| Sujets | automation, hdl, perl, python, script, verilog, asic, soc, rtl |
| Rang | [Prototype (100 à 249 ★)](https://repo.masters-masters.com/ranks/rush) |
| Voir sur GitHub | [WilsonChen003/HDLGen](https://github.com/WilsonChen003/HDLGen) |

## Fiche du dépôt

HDLGen is an HDL generation tool, supporting embedded Perl or Python script, reduce manual work & improve effiency with a few embedded functions, with ZERO learning-curve

Rang des dépôts qui ont 100 à 249 ★ sur GitHub. Probabilité publiée par carte tirée : 70 %. Rareté : Commune.

## D’autres dépôts Verilog

- [aptx1231/BUAA\_CO · ★ 115 · Verilog · Prototype](https://repo.masters-masters.com/repos/aptx1231/BUAA_CO)
- [cjhonlyone/NandFlashController · ★ 115 · Verilog · Prototype](https://repo.masters-masters.com/repos/cjhonlyone/NandFlashController)
- [Misaka-N/TJCS-SingleCircleCPU31 · ★ 115 · Verilog · Prototype](https://repo.masters-masters.com/repos/Misaka-N/TJCS-SingleCircleCPU31)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.