# XUANTIE-RV/openc906

<https://repo.masters-masters.com/repos/XUANTIE-RV/openc906>

[Accueil](https://repo.masters-masters.com/) › [XUANTIE-RV](https://repo.masters-masters.com/owners/XUANTIE-RV) › [openc906](https://repo.masters-masters.com/repos/XUANTIE-RV/openc906)

XUANTIE-RV/openc906, dépôt open source à 425 étoiles sur GitHub. Carte Alpha de RepoMasters. OpenXuantie - OpenC906 Core Langage : Verilog.

| Champ | Valeur |
| --- | --- |
| Propriétaire | [XUANTIE-RV](https://repo.masters-masters.com/owners/XUANTIE-RV) |
| Étoiles | 425 |
| Forks | 131 |
| Langage | [Verilog](https://repo.masters-masters.com/languages/verilog) |
| Licence | Apache-2.0 |
| Création | 2021 |
| Rang | [Alpha (250 à 699 ★)](https://repo.masters-masters.com/ranks/b_movie) |
| Voir sur GitHub | [XUANTIE-RV/openc906](https://github.com/XUANTIE-RV/openc906) |

## Fiche du dépôt

OpenXuantie - OpenC906 Core

Rang des dépôts qui ont 250 à 699 ★ sur GitHub. Probabilité publiée par carte tirée : 20 %. Rareté : Peu commune.

## Autres dépôts de XUANTIE-RV

- [XUANTIE-RV/wujian100\_open · ★ 2 031 · Verilog · RC](https://repo.masters-masters.com/repos/XUANTIE-RV/wujian100_open)
- [XUANTIE-RV/openc910 · ★ 1 490 · Verilog · Bêta](https://repo.masters-masters.com/repos/XUANTIE-RV/openc910)
- [XUANTIE-RV/riscv-aosp · ★ 483 · Alpha](https://repo.masters-masters.com/repos/XUANTIE-RV/riscv-aosp)
- [XUANTIE-RV/riscv-matrix-extension-spec · ★ 190 · Makefile · Prototype](https://repo.masters-masters.com/repos/XUANTIE-RV/riscv-matrix-extension-spec)
- [XUANTIE-RV/opene902 · ★ 180 · Verilog · Prototype](https://repo.masters-masters.com/repos/XUANTIE-RV/opene902)
- [XUANTIE-RV/opene906 · ★ 180 · Verilog · Prototype](https://repo.masters-masters.com/repos/XUANTIE-RV/opene906)

## D’autres dépôts Verilog

- [nand2mario/nestang · ★ 458 · Verilog · Alpha](https://repo.masters-masters.com/repos/nand2mario/nestang)
- [IBM/AccDNN · ★ 452 · Verilog · Alpha](https://repo.masters-masters.com/repos/IBM/AccDNN)
- [ZipCPU/sdspi · ★ 425 · Verilog · Alpha](https://repo.masters-masters.com/repos/ZipCPU/sdspi)
- [efabless/caravel · ★ 417 · Verilog · Alpha](https://repo.masters-masters.com/repos/efabless/caravel)
- [osresearch/spispy · ★ 416 · Verilog · Alpha](https://repo.masters-masters.com/repos/osresearch/spispy)
- [Nitcloud/Digital-IDE · ★ 403 · Verilog · Alpha](https://repo.masters-masters.com/repos/Nitcloud/Digital-IDE)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.