# XUANTIE-RV/wujian100\_open

<https://repo.masters-masters.com/repos/XUANTIE-RV/wujian100_open>

[Accueil](https://repo.masters-masters.com/) › [XUANTIE-RV](https://repo.masters-masters.com/owners/XUANTIE-RV) › [wujian100\_open](https://repo.masters-masters.com/repos/XUANTIE-RV/wujian100_open)

XUANTIE-RV/wujian100\_open, dépôt open source à 2 031 étoiles sur GitHub. Carte RC de RepoMasters. IC design and development should be faster，simpler and more…

| Champ | Valeur |
| --- | --- |
| Propriétaire | [XUANTIE-RV](https://repo.masters-masters.com/owners/XUANTIE-RV) |
| Étoiles | 2 031 |
| Forks | 597 |
| Langage | [Verilog](https://repo.masters-masters.com/languages/verilog) |
| Licence | MIT |
| Création | 2019 |
| Rang | [RC (2 000 à 4 999 ★)](https://repo.masters-masters.com/ranks/blockbuster) |
| Voir sur GitHub | [XUANTIE-RV/wujian100\_open](https://github.com/XUANTIE-RV/wujian100_open) |

## Fiche du dépôt

IC design and development should be faster，simpler and more reliable

Rang des dépôts qui ont 2 000 à 4 999 ★ sur GitHub. Probabilité publiée par carte tirée : 3 %. Rareté : Épique.

## Autres dépôts de XUANTIE-RV

- [XUANTIE-RV/openc910 · ★ 1 491 · Verilog · Bêta](https://repo.masters-masters.com/repos/XUANTIE-RV/openc910)
- [XUANTIE-RV/riscv-aosp · ★ 483 · Alpha](https://repo.masters-masters.com/repos/XUANTIE-RV/riscv-aosp)
- [XUANTIE-RV/openc906 · ★ 425 · Verilog · Alpha](https://repo.masters-masters.com/repos/XUANTIE-RV/openc906)
- [XUANTIE-RV/riscv-matrix-extension-spec · ★ 190 · Makefile · Prototype](https://repo.masters-masters.com/repos/XUANTIE-RV/riscv-matrix-extension-spec)
- [XUANTIE-RV/opene902 · ★ 180 · Verilog · Prototype](https://repo.masters-masters.com/repos/XUANTIE-RV/opene902)
- [XUANTIE-RV/opene906 · ★ 180 · Verilog · Prototype](https://repo.masters-masters.com/repos/XUANTIE-RV/opene906)

## D’autres dépôts Verilog

- [vortexgpgpu/vortex · ★ 2 373 · Verilog · RC](https://repo.masters-masters.com/repos/vortexgpgpu/vortex)
- [nvdla/hw · ★ 2 195 · Verilog · RC](https://repo.masters-masters.com/repos/nvdla/hw)
- [alexforencich/verilog-axi · ★ 2 168 · Verilog · RC](https://repo.masters-masters.com/repos/alexforencich/verilog-axi)
- [pConst/basic\_verilog · ★ 2 030 · Verilog · RC](https://repo.masters-masters.com/repos/pConst/basic_verilog)
- [riscv-mcu/e203\_hbirdv2 · ★ 1 970 · Verilog · Bêta](https://repo.masters-masters.com/repos/riscv-mcu/e203_hbirdv2)
- [olofk/serv · ★ 1 914 · Verilog · Bêta](https://repo.masters-masters.com/repos/olofk/serv)

---
Données : GitHub · Illustration : image publique du projet, pixelisée par RepoMasters.