# Xilinx/RecoNIC

<https://repo.masters-masters.com/repos/Xilinx/RecoNIC>

[Accueil](https://repo.masters-masters.com/) › [Xilinx](https://repo.masters-masters.com/owners/Xilinx) › [RecoNIC](https://repo.masters-masters.com/repos/Xilinx/RecoNIC)

Xilinx/RecoNIC, dépôt open source à 181 étoiles sur GitHub. Carte Prototype de RepoMasters. RecoNIC is a software/hardware shell used to enable…

| Champ | Valeur |
| --- | --- |
| Propriétaire | [Xilinx](https://repo.masters-masters.com/owners/Xilinx) |
| Étoiles | 181 |
| Forks | 46 |
| Langage | [SystemVerilog](https://repo.masters-masters.com/languages/systemverilog) |
| Licence | MIT |
| Création | 2023 |
| Rang | [Prototype (100 à 249 ★)](https://repo.masters-masters.com/ranks/rush) |
| Voir sur GitHub | [Xilinx/RecoNIC](https://github.com/Xilinx/RecoNIC) |

## Fiche du dépôt

RecoNIC is a software/hardware shell used to enable network-attached processing within an RDMA-featured SmartNIC for scale-out computing.

Rang des dépôts qui ont 100 à 249 ★ sur GitHub. Probabilité publiée par carte tirée : 70 %. Rareté : Commune.

## Autres dépôts de Xilinx

- [Xilinx/PYNQ · ★ 2 377 · Jupyter Notebook · RC](https://repo.masters-masters.com/repos/Xilinx/PYNQ)
- [Xilinx/Vitis-AI · ★ 1 813 · Python · Bêta](https://repo.masters-masters.com/repos/Xilinx/Vitis-AI)
- [Xilinx/Vitis-Tutorials · ★ 1 628 · C · Bêta](https://repo.masters-masters.com/repos/Xilinx/Vitis-Tutorials)
- [Xilinx/brevitas · ★ 1 593 · Python · Bêta](https://repo.masters-masters.com/repos/Xilinx/brevitas)
- [Xilinx/linux-xlnx · ★ 1 570 · C · Bêta](https://repo.masters-masters.com/repos/Xilinx/linux-xlnx)
- [Xilinx/embeddedsw · ★ 1 242 · HTML · Bêta](https://repo.masters-masters.com/repos/Xilinx/embeddedsw)

## D’autres dépôts SystemVerilog

- [PacktPublishing/The-FPGA-Programming-Handbook-Second-Edition · ★ 190 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/PacktPublishing/The-FPGA-Programming-Handbook-Second-Edition)
- [karthisugumar/CSE240D-Hierarchical\_Mesh\_NoC-Eyeriss\_v2 · ★ 187 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/karthisugumar/CSE240D-Hierarchical_Mesh_NoC-Eyeriss_v2)
- [kumarrishav14/AXI · ★ 187 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/kumarrishav14/AXI)
- [agg23/fpga-tamagotchi · ★ 178 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/agg23/fpga-tamagotchi)
- [kilmu1337/VGK-DMA-BYPASS · ★ 178 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/kilmu1337/VGK-DMA-BYPASS)
- [ijor/fx68k · ★ 174 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/ijor/fx68k)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.