# Xilinx/libsystemctlm-soc

<https://repo.masters-masters.com/repos/Xilinx/libsystemctlm-soc>

[Accueil](https://repo.masters-masters.com/) › [Xilinx](https://repo.masters-masters.com/owners/Xilinx) › [libsystemctlm-soc](https://repo.masters-masters.com/repos/Xilinx/libsystemctlm-soc)

Xilinx/libsystemctlm-soc, dépôt open source à 311 étoiles sur GitHub. Carte Alpha de RepoMasters. SystemC/TLM-2.0 Co-simulation framework Langage : Verilog.

| Champ | Valeur |
| --- | --- |
| Propriétaire | [Xilinx](https://repo.masters-masters.com/owners/Xilinx) |
| Étoiles | 311 |
| Forks | 93 |
| Langage | [Verilog](https://repo.masters-masters.com/languages/verilog) |
| Licence | Aucune |
| Création | 2016 |
| Sujets | co-simulation, qemu, systemc, tlm2 |
| Rang | [Alpha (250 à 699 ★)](https://repo.masters-masters.com/ranks/b_movie) |
| Voir sur GitHub | [Xilinx/libsystemctlm-soc](https://github.com/Xilinx/libsystemctlm-soc) |

## Fiche du dépôt

SystemC/TLM-2.0 Co-simulation framework

Rang des dépôts qui ont 250 à 699 ★ sur GitHub. Probabilité publiée par carte tirée : 20 %. Rareté : Peu commune.

## Autres dépôts de Xilinx

- [Xilinx/PYNQ · ★ 2 378 · Jupyter Notebook · RC](https://repo.masters-masters.com/repos/Xilinx/PYNQ)
- [Xilinx/Vitis-AI · ★ 1 813 · Python · Bêta](https://repo.masters-masters.com/repos/Xilinx/Vitis-AI)
- [Xilinx/Vitis-Tutorials · ★ 1 628 · C · Bêta](https://repo.masters-masters.com/repos/Xilinx/Vitis-Tutorials)
- [Xilinx/brevitas · ★ 1 593 · Python · Bêta](https://repo.masters-masters.com/repos/Xilinx/brevitas)
- [Xilinx/linux-xlnx · ★ 1 570 · C · Bêta](https://repo.masters-masters.com/repos/Xilinx/linux-xlnx)
- [Xilinx/embeddedsw · ★ 1 242 · HTML · Bêta](https://repo.masters-masters.com/repos/Xilinx/embeddedsw)

## D’autres dépôts Verilog

- [ZFTurbo/Verilog-Generator-of-Neural-Net-Digit-Detector-for-FPGA · ★ 314 · Verilog · Alpha](https://repo.masters-masters.com/repos/ZFTurbo/Verilog-Generator-of-Neural-Net-Digit-Detector-for-FPGA)
- [Modos-Labs/Caster · ★ 312 · Verilog · Alpha](https://repo.masters-masters.com/repos/Modos-Labs/Caster)
- [fromgof/TridentVision · ★ 311 · Verilog · Alpha](https://repo.masters-masters.com/repos/fromgof/TridentVision)
- [SparcLab/OpenSERDES · ★ 309 · Verilog · Alpha](https://repo.masters-masters.com/repos/SparcLab/OpenSERDES)
- [budude2/openfpga-GBC · ★ 308 · Verilog · Alpha](https://repo.masters-masters.com/repos/budude2/openfpga-GBC)
- [damdoy/ice40\_ultraplus\_examples · ★ 302 · Verilog · Alpha](https://repo.masters-masters.com/repos/damdoy/ice40_ultraplus_examples)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.