# Xilinx/open-nic-shell

<https://repo.masters-masters.com/repos/Xilinx/open-nic-shell>

[Accueil](https://repo.masters-masters.com/) › [Xilinx](https://repo.masters-masters.com/owners/Xilinx) › [open-nic-shell](https://repo.masters-masters.com/repos/Xilinx/open-nic-shell)

Xilinx/open-nic-shell, dépôt open source à 161 étoiles sur GitHub. Carte Prototype de RepoMasters. AMD OpenNIC Shell includes the HDL source files

| Champ | Valeur |
| --- | --- |
| Propriétaire | [Xilinx](https://repo.masters-masters.com/owners/Xilinx) |
| Étoiles | 161 |
| Forks | 97 |
| Langage | [SystemVerilog](https://repo.masters-masters.com/languages/systemverilog) |
| Licence | Apache-2.0 |
| Création | 2021 |
| Sujets | fpga, smartnic, network-acceleration, verilog, datacenter |
| Rang | [Prototype (100 à 249 ★)](https://repo.masters-masters.com/ranks/rush) |
| Voir sur GitHub | [Xilinx/open-nic-shell](https://github.com/Xilinx/open-nic-shell) |

## Fiche du dépôt

AMD OpenNIC Shell includes the HDL source files

Rang des dépôts qui ont 100 à 249 ★ sur GitHub. Probabilité publiée par carte tirée : 70 %. Rareté : Commune.

## Autres dépôts de Xilinx

- [Xilinx/PYNQ · ★ 2 377 · Jupyter Notebook · RC](https://repo.masters-masters.com/repos/Xilinx/PYNQ)
- [Xilinx/Vitis-AI · ★ 1 813 · Python · Bêta](https://repo.masters-masters.com/repos/Xilinx/Vitis-AI)
- [Xilinx/Vitis-Tutorials · ★ 1 628 · C · Bêta](https://repo.masters-masters.com/repos/Xilinx/Vitis-Tutorials)
- [Xilinx/brevitas · ★ 1 593 · Python · Bêta](https://repo.masters-masters.com/repos/Xilinx/brevitas)
- [Xilinx/linux-xlnx · ★ 1 570 · C · Bêta](https://repo.masters-masters.com/repos/Xilinx/linux-xlnx)
- [Xilinx/embeddedsw · ★ 1 242 · HTML · Bêta](https://repo.masters-masters.com/repos/Xilinx/embeddedsw)

## D’autres dépôts SystemVerilog

- [openhwfoundation/cv32e40s · ★ 163 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/openhwfoundation/cv32e40s)
- [iammituraj/pequeno\_riscv · ★ 161 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/iammituraj/pequeno_riscv)
- [chenyuliu577-cyber/jyd-rv32i-fpga-core · ★ 161 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/chenyuliu577-cyber/jyd-rv32i-fpga-core)
- [agalimberti/NoCRouter · ★ 160 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/agalimberti/NoCRouter)
- [chipsalliance/caliptra-rtl · ★ 160 · SystemVerilog · Prototype](https://repo.masters-masters.com/repos/chipsalliance/caliptra-rtl)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.