# XueTianyu24/cnn\_accelerator

<https://repo.masters-masters.com/repos/XueTianyu24/cnn_accelerator>

[Accueil](https://repo.masters-masters.com/) › [XueTianyu24](https://repo.masters-masters.com/owners/XueTianyu24) › [cnn\_accelerator](https://repo.masters-masters.com/repos/XueTianyu24/cnn_accelerator)

XueTianyu24/cnn\_accelerator, dépôt open source à 202 étoiles sur GitHub. Carte Prototype de RepoMasters. 【入门项目】基于PYNQ-Z2实现手写数字识别卷积神经网络硬件加速器 Langage : Verilog.

| Champ | Valeur |
| --- | --- |
| Propriétaire | [XueTianyu24](https://repo.masters-masters.com/owners/XueTianyu24) |
| Étoiles | 202 |
| Forks | 29 |
| Langage | [Verilog](https://repo.masters-masters.com/languages/verilog) |
| Licence | MIT |
| Création | 2022 |
| Rang | [Prototype (100 à 249 ★)](https://repo.masters-masters.com/ranks/rush) |
| Voir sur GitHub | [XueTianyu24/cnn\_accelerator](https://github.com/XueTianyu24/cnn_accelerator) |

## Fiche du dépôt

【入门项目】基于PYNQ-Z2实现手写数字识别卷积神经网络硬件加速器

Rang des dépôts qui ont 100 à 249 ★ sur GitHub. Probabilité publiée par carte tirée : 70 %. Rareté : Commune.

## D’autres dépôts Verilog

- [AngeloJacobo/FPGA\_Book\_Experiments · ★ 203 · Verilog · Prototype](https://repo.masters-masters.com/repos/AngeloJacobo/FPGA_Book_Experiments)
- [taoyilee/clacc · ★ 202 · Verilog · Prototype](https://repo.masters-masters.com/repos/taoyilee/clacc)
- [pwmarcz/fpga-chip8 · ★ 202 · Verilog · Prototype](https://repo.masters-masters.com/repos/pwmarcz/fpga-chip8)
- [tinyfpga/TinyFPGA-B-Series · ★ 201 · Verilog · Prototype](https://repo.masters-masters.com/repos/tinyfpga/TinyFPGA-B-Series)
- [sumanth-kalluri/cnn\_hardware\_acclerator\_for\_fpga · ★ 199 · Verilog · Prototype](https://repo.masters-masters.com/repos/sumanth-kalluri/cnn_hardware_acclerator_for_fpga)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.