# YosysHQ/riscv-formal

<https://repo.masters-masters.com/repos/YosysHQ/riscv-formal>

[Accueil](https://repo.masters-masters.com/) › [YosysHQ](https://repo.masters-masters.com/owners/YosysHQ) › [riscv-formal](https://repo.masters-masters.com/repos/YosysHQ/riscv-formal)

YosysHQ/riscv-formal, dépôt open source à 223 étoiles sur GitHub. Carte Prototype de RepoMasters. RISC-V Formal Verification Framework Langage : Verilog.

| Champ | Valeur |
| --- | --- |
| Propriétaire | [YosysHQ](https://repo.masters-masters.com/owners/YosysHQ) |
| Étoiles | 223 |
| Forks | 54 |
| Langage | [Verilog](https://repo.masters-masters.com/languages/verilog) |
| Licence | ISC |
| Création | 2021 |
| Rang | [Prototype (100 à 249 ★)](https://repo.masters-masters.com/ranks/rush) |
| Voir sur GitHub | [YosysHQ/riscv-formal](https://github.com/YosysHQ/riscv-formal) |

## Fiche du dépôt

RISC-V Formal Verification Framework

Rang des dépôts qui ont 100 à 249 ★ sur GitHub. Probabilité publiée par carte tirée : 70 %. Rareté : Commune.

## Autres dépôts de YosysHQ

- [YosysHQ/yosys · ★ 4 863 · C++ · RC](https://repo.masters-masters.com/repos/YosysHQ/yosys)
- [YosysHQ/picorv32 · ★ 4 397 · Verilog · RC](https://repo.masters-masters.com/repos/YosysHQ/picorv32)
- [YosysHQ/oss-cad-suite-build · ★ 1 799 · Shell · Bêta](https://repo.masters-masters.com/repos/YosysHQ/oss-cad-suite-build)
- [YosysHQ/nextpnr · ★ 1 788 · C++ · Bêta](https://repo.masters-masters.com/repos/YosysHQ/nextpnr)
- [YosysHQ/icestorm · ★ 1 193 · Python · Bêta](https://repo.masters-masters.com/repos/YosysHQ/icestorm)
- [YosysHQ/apicula · ★ 704 · Python · Bêta](https://repo.masters-masters.com/repos/YosysHQ/apicula)

## D’autres dépôts Verilog

- [WangXuan95/FPGA-DDR-SDRAM · ★ 224 · Verilog · Prototype](https://repo.masters-masters.com/repos/WangXuan95/FPGA-DDR-SDRAM)
- [emu-russia/breaks · ★ 223 · Verilog · Prototype](https://repo.masters-masters.com/repos/emu-russia/breaks)
- [adamgallas/llama-fpga · ★ 223 · Verilog · Prototype](https://repo.masters-masters.com/repos/adamgallas/llama-fpga)
- [wuxx/icesugar-pro · ★ 222 · Verilog · Prototype](https://repo.masters-masters.com/repos/wuxx/icesugar-pro)
- [ShawnHymel/introduction-to-fpga · ★ 219 · Verilog · Prototype](https://repo.masters-masters.com/repos/ShawnHymel/introduction-to-fpga)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.