# ZFTurbo/Verilog-Generator-of-Neural-Net-Digit-Detector-for-FPGA

<https://repo.masters-masters.com/repos/ZFTurbo/Verilog-Generator-of-Neural-Net-Digit-Detector-for-FPGA>

[Accueil](https://repo.masters-masters.com/) › [ZFTurbo](https://repo.masters-masters.com/owners/ZFTurbo) › [Verilog-Generator-of-Neural-Net-Digit-Detector-for-FPGA](https://repo.masters-masters.com/repos/ZFTurbo/Verilog-Generator-of-Neural-Net-Digit-Detector-for-FPGA)

ZFTurbo/Verilog-Generator-of-Neural-Net-Digit-Detector-for-FPGA, dépôt open source à 314 étoiles sur GitHub. Carte Alpha de RepoMasters. Langage : Verilog.

| Champ | Valeur |
| --- | --- |
| Propriétaire | [ZFTurbo](https://repo.masters-masters.com/owners/ZFTurbo) |
| Étoiles | 314 |
| Forks | 91 |
| Langage | [Verilog](https://repo.masters-masters.com/languages/verilog) |
| Licence | Apache-2.0 |
| Création | 2018 |
| Sujets | verilog-generator, fpga |
| Rang | [Alpha (250 à 699 ★)](https://repo.masters-masters.com/ranks/b_movie) |
| Voir sur GitHub | [ZFTurbo/Verilog-Generator-of-Neural-Net-Digit-Detector-for-FPGA](https://github.com/ZFTurbo/Verilog-Generator-of-Neural-Net-Digit-Detector-for-FPGA) |

## Fiche du dépôt

Verilog Generator of Neural Net Digit Detector for FPGA

Rang des dépôts qui ont 250 à 699 ★ sur GitHub. Probabilité publiée par carte tirée : 20 %. Rareté : Peu commune.

## Autres dépôts de ZFTurbo

- [ZFTurbo/Weighted-Boxes-Fusion · ★ 1 832 · Python · Bêta](https://repo.masters-masters.com/repos/ZFTurbo/Weighted-Boxes-Fusion)
- [ZFTurbo/Music-Source-Separation-Training · ★ 1 623 · Python · Bêta](https://repo.masters-masters.com/repos/ZFTurbo/Music-Source-Separation-Training)
- [ZFTurbo/MVSEP-MDX23-music-separation-model · ★ 865 · Python · Bêta](https://repo.masters-masters.com/repos/ZFTurbo/MVSEP-MDX23-music-separation-model)
- [ZFTurbo/Keras-RetinaNet-for-Open-Images-Challenge-2018 · ★ 269 · Python · Alpha](https://repo.masters-masters.com/repos/ZFTurbo/Keras-RetinaNet-for-Open-Images-Challenge-2018)
- [ZFTurbo/volumentations · ★ 260 · Python · Alpha](https://repo.masters-masters.com/repos/ZFTurbo/volumentations)
- [ZFTurbo/ZF\_UNET\_224\_Pretrained\_Model · ★ 216 · Python · Prototype](https://repo.masters-masters.com/repos/ZFTurbo/ZF_UNET_224_Pretrained_Model)

## D’autres dépôts Verilog

- [nukeykt/Nuked-MD-FPGA · ★ 317 · Verilog · Alpha](https://repo.masters-masters.com/repos/nukeykt/Nuked-MD-FPGA)
- [EttusResearch/fpga · ★ 315 · Verilog · Alpha](https://repo.masters-masters.com/repos/EttusResearch/fpga)
- [lastweek/fpga\_readings · ★ 315 · Verilog · Alpha](https://repo.masters-masters.com/repos/lastweek/fpga_readings)
- [fromgof/TridentVision · ★ 313 · Verilog · Alpha](https://repo.masters-masters.com/repos/fromgof/TridentVision)
- [Xilinx/libsystemctlm-soc · ★ 312 · Verilog · Alpha](https://repo.masters-masters.com/repos/Xilinx/libsystemctlm-soc)
- [Modos-Labs/Caster · ★ 312 · Verilog · Alpha](https://repo.masters-masters.com/repos/Modos-Labs/Caster)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.