# ZipCPU/qspiflash

<https://repo.masters-masters.com/repos/ZipCPU/qspiflash>

[Accueil](https://repo.masters-masters.com/) › [ZipCPU](https://repo.masters-masters.com/owners/ZipCPU) › [qspiflash](https://repo.masters-masters.com/repos/ZipCPU/qspiflash)

ZipCPU/qspiflash, dépôt open source à 107 étoiles sur GitHub. Carte Prototype de RepoMasters. A set of Wishbone Controlled SPI Flash Controllers

| Champ | Valeur |
| --- | --- |
| Propriétaire | [ZipCPU](https://repo.masters-masters.com/owners/ZipCPU) |
| Étoiles | 107 |
| Forks | 27 |
| Langage | [Verilog](https://repo.masters-masters.com/languages/verilog) |
| Licence | Aucune |
| Création | 2018 |
| Rang | [Prototype (100 à 249 ★)](https://repo.masters-masters.com/ranks/rush) |
| Voir sur GitHub | [ZipCPU/qspiflash](https://github.com/ZipCPU/qspiflash) |

## Fiche du dépôt

A set of Wishbone Controlled SPI Flash Controllers

Rang des dépôts qui ont 100 à 249 ★ sur GitHub. Probabilité publiée par carte tirée : 70 %. Rareté : Commune.

## Autres dépôts de ZipCPU

- [ZipCPU/zipcpu · ★ 1 597 · Verilog · Bêta](https://repo.masters-masters.com/repos/ZipCPU/zipcpu)
- [ZipCPU/wb2axip · ★ 713 · Verilog · Bêta](https://repo.masters-masters.com/repos/ZipCPU/wb2axip)
- [ZipCPU/sdspi · ★ 425 · Verilog · Alpha](https://repo.masters-masters.com/repos/ZipCPU/sdspi)
- [ZipCPU/wbuart32 · ★ 356 · Verilog · Alpha](https://repo.masters-masters.com/repos/ZipCPU/wbuart32)
- [ZipCPU/eth10g · ★ 279 · C · Alpha](https://repo.masters-masters.com/repos/ZipCPU/eth10g)
- [ZipCPU/dblclockfft · ★ 269 · C++ · Alpha](https://repo.masters-masters.com/repos/ZipCPU/dblclockfft)

## D’autres dépôts Verilog

- [bmartini/zynq-axis · ★ 107 · Verilog · Prototype](https://repo.masters-masters.com/repos/bmartini/zynq-axis)
- [ilaydayaman/CNN\_for\_SLR · ★ 107 · Verilog · Prototype](https://repo.masters-masters.com/repos/ilaydayaman/CNN_for_SLR)
- [Fraunhofer-IMS/airisc\_core\_complex · ★ 107 · Verilog · Prototype](https://repo.masters-masters.com/repos/Fraunhofer-IMS/airisc_core_complex)
- [cavnex/mc6809 · ★ 106 · Verilog · Prototype](https://repo.masters-masters.com/repos/cavnex/mc6809)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.