# ZipCPU/vgasim

<https://repo.masters-masters.com/repos/ZipCPU/vgasim>

[Accueil](https://repo.masters-masters.com/) › [ZipCPU](https://repo.masters-masters.com/owners/ZipCPU) › [vgasim](https://repo.masters-masters.com/repos/ZipCPU/vgasim)

ZipCPU/vgasim, dépôt open source à 185 étoiles sur GitHub. Carte Prototype de RepoMasters. A Video display simulator Langage : Verilog.

| Champ | Valeur |
| --- | --- |
| Propriétaire | [ZipCPU](https://repo.masters-masters.com/owners/ZipCPU) |
| Étoiles | 185 |
| Forks | 25 |
| Langage | [Verilog](https://repo.masters-masters.com/languages/verilog) |
| Licence | Aucune |
| Création | 2017 |
| Sujets | verilog, video, gplv3, fpga, gtkmm, video-simulator, verilator, vga |
| Rang | [Prototype (100 à 249 ★)](https://repo.masters-masters.com/ranks/rush) |
| Voir sur GitHub | [ZipCPU/vgasim](https://github.com/ZipCPU/vgasim) |

## Fiche du dépôt

A Video display simulator

Rang des dépôts qui ont 100 à 249 ★ sur GitHub. Probabilité publiée par carte tirée : 70 %. Rareté : Commune.

## Autres dépôts de ZipCPU

- [ZipCPU/zipcpu · ★ 1 597 · Verilog · Bêta](https://repo.masters-masters.com/repos/ZipCPU/zipcpu)
- [ZipCPU/wb2axip · ★ 713 · Verilog · Bêta](https://repo.masters-masters.com/repos/ZipCPU/wb2axip)
- [ZipCPU/sdspi · ★ 425 · Verilog · Alpha](https://repo.masters-masters.com/repos/ZipCPU/sdspi)
- [ZipCPU/wbuart32 · ★ 356 · Verilog · Alpha](https://repo.masters-masters.com/repos/ZipCPU/wbuart32)
- [ZipCPU/eth10g · ★ 279 · C · Alpha](https://repo.masters-masters.com/repos/ZipCPU/eth10g)
- [ZipCPU/dblclockfft · ★ 269 · C++ · Alpha](https://repo.masters-masters.com/repos/ZipCPU/dblclockfft)

## D’autres dépôts Verilog

- [mtmd/FPGA\_Based\_CNN · ★ 187 · Verilog · Prototype](https://repo.masters-masters.com/repos/mtmd/FPGA_Based_CNN)
- [flytt-away/FPGA-Video-Capture · ★ 187 · Verilog · Prototype](https://repo.masters-masters.com/repos/flytt-away/FPGA-Video-Capture)
- [zhemao/ez8 · ★ 186 · Verilog · Prototype](https://repo.masters-masters.com/repos/zhemao/ez8)
- [openrisc/or1200 · ★ 184 · Verilog · Prototype](https://repo.masters-masters.com/repos/openrisc/or1200)
- [pnnl/OpenCGRA · ★ 184 · Verilog · Prototype](https://repo.masters-masters.com/repos/pnnl/OpenCGRA)
- [thousrm/universal\_NPU-CNN\_accelerator · ★ 184 · Verilog · Prototype](https://repo.masters-masters.com/repos/thousrm/universal_NPU-CNN_accelerator)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.