# ZipCPU/wbuart32

<https://repo.masters-masters.com/repos/ZipCPU/wbuart32>

[Accueil](https://repo.masters-masters.com/) › [ZipCPU](https://repo.masters-masters.com/owners/ZipCPU) › [wbuart32](https://repo.masters-masters.com/repos/ZipCPU/wbuart32)

ZipCPU/wbuart32, dépôt open source à 356 étoiles sur GitHub. Carte Alpha de RepoMasters. A simple, basic, formally verified UART controller Langage : Verilog.

| Champ | Valeur |
| --- | --- |
| Propriétaire | [ZipCPU](https://repo.masters-masters.com/owners/ZipCPU) |
| Étoiles | 356 |
| Forks | 61 |
| Langage | [Verilog](https://repo.masters-masters.com/languages/verilog) |
| Licence | GPL-3.0 |
| Création | 2016 |
| Sujets | fpga, uart, uart-verilog, verilator, wishbone, wishbone-bus, verilog, serialport |
| Rang | [Alpha (250 à 699 ★)](https://repo.masters-masters.com/ranks/b_movie) |
| Voir sur GitHub | [ZipCPU/wbuart32](https://github.com/ZipCPU/wbuart32) |

## Fiche du dépôt

A simple, basic, formally verified UART controller

Rang des dépôts qui ont 250 à 699 ★ sur GitHub. Probabilité publiée par carte tirée : 20 %. Rareté : Peu commune.

## Autres dépôts de ZipCPU

- [ZipCPU/zipcpu · ★ 1 597 · Verilog · Bêta](https://repo.masters-masters.com/repos/ZipCPU/zipcpu)
- [ZipCPU/wb2axip · ★ 713 · Verilog · Bêta](https://repo.masters-masters.com/repos/ZipCPU/wb2axip)
- [ZipCPU/sdspi · ★ 425 · Verilog · Alpha](https://repo.masters-masters.com/repos/ZipCPU/sdspi)
- [ZipCPU/eth10g · ★ 279 · C · Alpha](https://repo.masters-masters.com/repos/ZipCPU/eth10g)
- [ZipCPU/dblclockfft · ★ 269 · C++ · Alpha](https://repo.masters-masters.com/repos/ZipCPU/dblclockfft)
- [ZipCPU/autofpga · ★ 194 · C++ · Prototype](https://repo.masters-masters.com/repos/ZipCPU/autofpga)

## D’autres dépôts Verilog

- [TILOS-AI-Institute/MacroPlacement · ★ 358 · Verilog · Alpha](https://repo.masters-masters.com/repos/TILOS-AI-Institute/MacroPlacement)
- [FPGAwars/icezum · ★ 357 · Verilog · Alpha](https://repo.masters-masters.com/repos/FPGAwars/icezum)
- [16SalomonArs/Pcileech-DMA-NVMe-VMD · ★ 357 · Verilog · Alpha](https://repo.masters-masters.com/repos/16SalomonArs/Pcileech-DMA-NVMe-VMD)
- [WangXuan95/FPGA-UART · ★ 354 · Verilog · Alpha](https://repo.masters-masters.com/repos/WangXuan95/FPGA-UART)
- [WangXuan95/FPGA-SDcard-Reader · ★ 351 · Verilog · Alpha](https://repo.masters-masters.com/repos/WangXuan95/FPGA-SDcard-Reader)
- [WangXuan95/FPGA-JPEG-LS-encoder · ★ 347 · Verilog · Alpha](https://repo.masters-masters.com/repos/WangXuan95/FPGA-JPEG-LS-encoder)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.