# ZipCPU/zipcpu

<https://repo.masters-masters.com/repos/ZipCPU/zipcpu>

[Accueil](https://repo.masters-masters.com/) › [ZipCPU](https://repo.masters-masters.com/owners/ZipCPU) › [zipcpu](https://repo.masters-masters.com/repos/ZipCPU/zipcpu)

ZipCPU/zipcpu, dépôt open source à 1 597 étoiles sur GitHub. Carte Bêta de RepoMasters. A small, light weight, RISC CPU soft core Langage : Verilog.

| Champ | Valeur |
| --- | --- |
| Propriétaire | [ZipCPU](https://repo.masters-masters.com/owners/ZipCPU) |
| Étoiles | 1 597 |
| Forks | 182 |
| Langage | [Verilog](https://repo.masters-masters.com/languages/verilog) |
| Licence | Aucune |
| Création | 2016 |
| Sujets | fpga, soft-core, cross-compiler, verilog, verilator, wishbone, wishbone-bus, zipcpu, cpu, risc-cpu |
| Rang | [Bêta (700 à 1 999 ★)](https://repo.masters-masters.com/ranks/box_office) |
| Voir sur GitHub | [ZipCPU/zipcpu](https://github.com/ZipCPU/zipcpu) |

## Fiche du dépôt

A small, light weight, RISC CPU soft core

Rang des dépôts qui ont 700 à 1 999 ★ sur GitHub. Probabilité publiée par carte tirée : 6 %. Rareté : Rare.

## Autres dépôts de ZipCPU

- [ZipCPU/wb2axip · ★ 713 · Verilog · Bêta](https://repo.masters-masters.com/repos/ZipCPU/wb2axip)
- [ZipCPU/sdspi · ★ 425 · Verilog · Alpha](https://repo.masters-masters.com/repos/ZipCPU/sdspi)
- [ZipCPU/wbuart32 · ★ 356 · Verilog · Alpha](https://repo.masters-masters.com/repos/ZipCPU/wbuart32)
- [ZipCPU/eth10g · ★ 279 · C · Alpha](https://repo.masters-masters.com/repos/ZipCPU/eth10g)
- [ZipCPU/dblclockfft · ★ 269 · C++ · Alpha](https://repo.masters-masters.com/repos/ZipCPU/dblclockfft)
- [ZipCPU/autofpga · ★ 194 · C++ · Prototype](https://repo.masters-masters.com/repos/ZipCPU/autofpga)

## D’autres dépôts Verilog

- [ufrisk/pcileech-fpga · ★ 1 848 · Verilog · Bêta](https://repo.masters-masters.com/repos/ufrisk/pcileech-fpga)
- [ultraembedded/riscv · ★ 1 811 · Verilog · Bêta](https://repo.masters-masters.com/repos/ultraembedded/riscv)
- [alexforencich/verilog-pcie · ★ 1 675 · Verilog · Bêta](https://repo.masters-masters.com/repos/alexforencich/verilog-pcie)
- [XUANTIE-RV/openc910 · ★ 1 490 · Verilog · Bêta](https://repo.masters-masters.com/repos/XUANTIE-RV/openc910)
- [aolofsson/oh · ★ 1 440 · Verilog · Bêta](https://repo.masters-masters.com/repos/aolofsson/oh)
- [VerticalResearchGroup/miaow · ★ 1 430 · Verilog · Bêta](https://repo.masters-masters.com/repos/VerticalResearchGroup/miaow)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.