# abdelazeem201/ASIC-Design-Roadmap

<https://repo.masters-masters.com/repos/abdelazeem201/ASIC-Design-Roadmap>

[Accueil](https://repo.masters-masters.com/) › [abdelazeem201](https://repo.masters-masters.com/owners/abdelazeem201) › [ASIC-Design-Roadmap](https://repo.masters-masters.com/repos/abdelazeem201/ASIC-Design-Roadmap)

abdelazeem201/ASIC-Design-Roadmap, dépôt open source à 577 étoiles sur GitHub. Carte Alpha de RepoMasters. The journey of designing an ASIC (application…

| Champ | Valeur |
| --- | --- |
| Propriétaire | [abdelazeem201](https://repo.masters-masters.com/owners/abdelazeem201) |
| Étoiles | 577 |
| Forks | 73 |
| Langage | [Verilog](https://repo.masters-masters.com/languages/verilog) |
| Licence | MIT |
| Création | 2021 |
| Sujets | awesome, awesome-list, fpga, hardware, verilog |
| Rang | [Alpha (250 à 699 ★)](https://repo.masters-masters.com/ranks/b_movie) |
| Voir sur GitHub | [abdelazeem201/ASIC-Design-Roadmap](https://github.com/abdelazeem201/ASIC-Design-Roadmap) |

## Fiche du dépôt

The journey of designing an ASIC (application specific integrated circuit) is long and involves a number of major steps – moving from a concept to specification to tape-outs. Although the end product is typically quite small (measured in nanometers), this long journey is interesting and filled with…

Rang des dépôts qui ont 250 à 699 ★ sur GitHub. Probabilité publiée par carte tirée : 20 %. Rareté : Peu commune.

## Autres dépôts de abdelazeem201

- [abdelazeem201/Systolic-array-implementation-in-RTL-for-TPU · ★ 383 · Verilog · Alpha](https://repo.masters-masters.com/repos/abdelazeem201/Systolic-array-implementation-in-RTL-for-TPU)
- [abdelazeem201/Cadence-RTL-to-GDSII-Flow · ★ 141 · Verilog · Prototype](https://repo.masters-masters.com/repos/abdelazeem201/Cadence-RTL-to-GDSII-Flow)

## D’autres dépôts Verilog

- [alexforencich/verilog-uart · ★ 591 · Verilog · Alpha](https://repo.masters-masters.com/repos/alexforencich/verilog-uart)
- [schlae/graphics-gremlin · ★ 582 · Verilog · Alpha](https://repo.masters-masters.com/repos/schlae/graphics-gremlin)
- [quanzaihh/Neural-Network-Accelerator · ★ 582 · Verilog · Alpha](https://repo.masters-masters.com/repos/quanzaihh/Neural-Network-Accelerator)
- [google/CFU-Playground · ★ 571 · Verilog · Alpha](https://repo.masters-masters.com/repos/google/CFU-Playground)
- [adki/AMBA\_AXI\_AHB\_APB · ★ 562 · Verilog · Alpha](https://repo.masters-masters.com/repos/adki/AMBA_AXI_AHB_APB)
- [zephray/VerilogBoy · ★ 550 · Verilog · Alpha](https://repo.masters-masters.com/repos/zephray/VerilogBoy)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.