# abdelazeem201/Cadence-RTL-to-GDSII-Flow

<https://repo.masters-masters.com/repos/abdelazeem201/Cadence-RTL-to-GDSII-Flow>

[Accueil](https://repo.masters-masters.com/) › [abdelazeem201](https://repo.masters-masters.com/owners/abdelazeem201) › [Cadence-RTL-to-GDSII-Flow](https://repo.masters-masters.com/repos/abdelazeem201/Cadence-RTL-to-GDSII-Flow)

abdelazeem201/Cadence-RTL-to-GDSII-Flow, dépôt open source à 141 étoiles sur GitHub. Carte Prototype de RepoMasters. In this tutorial, you learn how to…

| Champ | Valeur |
| --- | --- |
| Propriétaire | [abdelazeem201](https://repo.masters-masters.com/owners/abdelazeem201) |
| Étoiles | 141 |
| Forks | 32 |
| Langage | [Verilog](https://repo.masters-masters.com/languages/verilog) |
| Licence | MIT |
| Création | 2023 |
| Rang | [Prototype (100 à 249 ★)](https://repo.masters-masters.com/ranks/rush) |
| Voir sur GitHub | [abdelazeem201/Cadence-RTL-to-GDSII-Flow](https://github.com/abdelazeem201/Cadence-RTL-to-GDSII-Flow) |

## Fiche du dépôt

In this tutorial, you learn how to implement a design from RTL-to-GDSII using Cadence® tools.

Rang des dépôts qui ont 100 à 249 ★ sur GitHub. Probabilité publiée par carte tirée : 70 %. Rareté : Commune.

## Autres dépôts de abdelazeem201

- [abdelazeem201/ASIC-Design-Roadmap · ★ 578 · Verilog · Alpha](https://repo.masters-masters.com/repos/abdelazeem201/ASIC-Design-Roadmap)
- [abdelazeem201/Systolic-array-implementation-in-RTL-for-TPU · ★ 384 · Verilog · Alpha](https://repo.masters-masters.com/repos/abdelazeem201/Systolic-array-implementation-in-RTL-for-TPU)

## D’autres dépôts Verilog

- [MoonshotAI/nano-kpu · ★ 144 · Verilog · Prototype](https://repo.masters-masters.com/repos/MoonshotAI/nano-kpu)
- [Azalea8/riscv\_cpu · ★ 141 · Verilog · Prototype](https://repo.masters-masters.com/repos/Azalea8/riscv_cpu)
- [RongyeL/EasyAXI · ★ 141 · Verilog · Prototype](https://repo.masters-masters.com/repos/RongyeL/EasyAXI)
- [MiSTer-devel/Gameboy\_MiSTer · ★ 140 · Verilog · Prototype](https://repo.masters-masters.com/repos/MiSTer-devel/Gameboy_MiSTer)
- [WangXuan95/FPGA-SDfake · ★ 140 · Verilog · Prototype](https://repo.masters-masters.com/repos/WangXuan95/FPGA-SDfake)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.