# abdelazeem201/Systolic-array-implementation-in-RTL-for-TPU

<https://repo.masters-masters.com/repos/abdelazeem201/Systolic-array-implementation-in-RTL-for-TPU>

[Accueil](https://repo.masters-masters.com/) › [abdelazeem201](https://repo.masters-masters.com/owners/abdelazeem201) › [Systolic-array-implementation-in-RTL-for-TPU](https://repo.masters-masters.com/repos/abdelazeem201/Systolic-array-implementation-in-RTL-for-TPU)

abdelazeem201/Systolic-array-implementation-in-RTL-for-TPU, dépôt open source à 383 étoiles sur GitHub. Carte Alpha de RepoMasters. Langage : Verilog.

| Champ | Valeur |
| --- | --- |
| Propriétaire | [abdelazeem201](https://repo.masters-masters.com/owners/abdelazeem201) |
| Étoiles | 383 |
| Forks | 39 |
| Langage | [Verilog](https://repo.masters-masters.com/languages/verilog) |
| Licence | MIT |
| Création | 2021 |
| Sujets | asic, asic-design, asic-verification, fpga, rtl, verilog |
| Rang | [Alpha (250 à 699 ★)](https://repo.masters-masters.com/ranks/b_movie) |
| Voir sur GitHub | [abdelazeem201/Systolic-array-implementation-in-RTL-for-TPU](https://github.com/abdelazeem201/Systolic-array-implementation-in-RTL-for-TPU) |

## Fiche du dépôt

IC implementation of Systolic Array for TPU

Rang des dépôts qui ont 250 à 699 ★ sur GitHub. Probabilité publiée par carte tirée : 20 %. Rareté : Peu commune.

## Autres dépôts de abdelazeem201

- [abdelazeem201/ASIC-Design-Roadmap · ★ 577 · Verilog · Alpha](https://repo.masters-masters.com/repos/abdelazeem201/ASIC-Design-Roadmap)
- [abdelazeem201/Cadence-RTL-to-GDSII-Flow · ★ 141 · Verilog · Prototype](https://repo.masters-masters.com/repos/abdelazeem201/Cadence-RTL-to-GDSII-Flow)

## D’autres dépôts Verilog

- [stffrdhrn/sdram-controller · ★ 389 · Verilog · Alpha](https://repo.masters-masters.com/repos/stffrdhrn/sdram-controller)
- [ridecore/ridecore · ★ 387 · Verilog · Alpha](https://repo.masters-masters.com/repos/ridecore/ridecore)
- [pulp-platform/cheshire · ★ 385 · Verilog · Alpha](https://repo.masters-masters.com/repos/pulp-platform/cheshire)
- [viduraakalanka/HDL-Bits-Solutions · ★ 379 · Verilog · Alpha](https://repo.masters-masters.com/repos/viduraakalanka/HDL-Bits-Solutions)
- [nandland/nandland · ★ 377 · Verilog · Alpha](https://repo.masters-masters.com/repos/nandland/nandland)
- [suisuisi/FPGAandCNN · ★ 375 · Verilog · Alpha](https://repo.masters-masters.com/repos/suisuisi/FPGAandCNN)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.