# ahmedshahein/DSP-RTL-Lib

<https://repo.masters-masters.com/repos/ahmedshahein/DSP-RTL-Lib>

[Accueil](https://repo.masters-masters.com/) › [ahmedshahein](https://repo.masters-masters.com/owners/ahmedshahein) › [DSP-RTL-Lib](https://repo.masters-masters.com/repos/ahmedshahein/DSP-RTL-Lib)

ahmedshahein/DSP-RTL-Lib, dépôt open source à 103 étoiles sur GitHub. Carte Prototype de RepoMasters. RTL Verilog library for various DSP modules

| Champ | Valeur |
| --- | --- |
| Propriétaire | [ahmedshahein](https://repo.masters-masters.com/owners/ahmedshahein) |
| Étoiles | 103 |
| Forks | 35 |
| Langage | [Verilog](https://repo.masters-masters.com/languages/verilog) |
| Licence | BSD-2-Clause |
| Création | 2019 |
| Rang | [Prototype (100 à 249 ★)](https://repo.masters-masters.com/ranks/rush) |
| Voir sur GitHub | [ahmedshahein/DSP-RTL-Lib](https://github.com/ahmedshahein/DSP-RTL-Lib) |

## Fiche du dépôt

RTL Verilog library for various DSP modules

Rang des dépôts qui ont 100 à 249 ★ sur GitHub. Probabilité publiée par carte tirée : 70 %. Rareté : Commune.

## D’autres dépôts Verilog

- [Frogwells/fpga\_design · ★ 103 · Verilog · Prototype](https://repo.masters-masters.com/repos/Frogwells/fpga_design)
- [Kenji-Ishimaru/polyphony · ★ 103 · Verilog · Prototype](https://repo.masters-masters.com/repos/Kenji-Ishimaru/polyphony)
- [LIV2/GottaGoFastRAM · ★ 103 · Verilog · Prototype](https://repo.masters-masters.com/repos/LIV2/GottaGoFastRAM)

---
Données : GitHub · Illustration dessinée par RepoMasters à partir de l’identifiant du dépôt et de la couleur de son langage.